Ako zprasit navrh DPS pre pedagogicke ucely

[Jan Waclawek]

> ale jak je vlastně zajištěno, aby (byť 
> nakrátko) nebyly sepnuty oba tranzistory?

To si riesi ten riadiaci obvod interne.

Z datasheetu LTC3851:
Top Gate Off to Bottom Gate On Delay    typ.30ns
Bottom Gate Off to Top Gate On Delay    typ.30ns

V blokovej scheme je to naznacene tym, ze riadiaci blok je nazvany SWITCH
LOGIC AND ANTI-SHOOT THROUGH.

wek


----- Original Message ---------------

>Moc pěkné. Mohl bych požádat o fotku jak vypadají pulzy na G obou 
>tranzistorů vzhledem k výstupu (D dolního+S horního). Pokud je dole 
>shotkyho dioda, je to jednoduché, ale jak je vlastně zajištěno, aby (byť 
>nakrátko) nebyly sepnuty oba tranzistory?
>
>Martin Záruba