Xilinx Z7010 nejasnosti

[Jaroslav Buchta]

SD karta tam neni a linux nabehne, je fakt, ze je asi ocesany na kost, 
moc jsem to nezkoumal, ale ethernet a USB jde. Prekvapilo me to jenom, 
ze se vejde do te QSPI pameti (jinou jsem tam nenasel)

Zatim jsem zjistil, ze asi je vice verzi toho modulu, casovani pameti by 
melo byt definovano v souboru k desce, dival jsem se, ze tam jsou i 
delky jednotlivych cest, docela vychytane (Zynq umi konfigurovat 
zpozdeni na I/O jak jsem pochopil)
Zkusim jiny soubor, tohle vypada, ze bylo pro pameti 256MB, ja bych mel 
mit 512MB On staci spatne treba parametr latence a funguje to presne 
takhle blbe, jak mam zkusenost u DDR2.
Ten boot jsem pochopil, zatím teda nevím, odkud se tahá FSBL (asi z SD 
nebo QSPI?) a kde se vezme základní konfigurace periferii pro standalone 
projekt (to jsou ty soubory .c a .h v ....hw_platform projektu?) Ale 
debugger to zrejme ma nakonfigurovat pred zavedenim a spustenim programu 
bych rekl.
Druha zahada je ten chybejici UART, ten se ale asi konfiguruje bud HW 
nebo taky debuggerem, zadny inicializacni kod jsem ve zdrojacich 
nenasel. V definicnim souboru k desce parametry jsou.

Dne 19.02.2021 v 8:48 Ondrej napsal(a):
> Ten LInux bývá většinou na SD kartě - ale u téhle desky si nejsem jistý.
>
>
> Boot se řeší přes ARM - nejprve naběhne ten (jako kdyby to bylo třeba 
> STM s HAL) a ten ARM pak naprogramuje FPGA. Je tam někde na to default 
> boot-loader, který se o tohle všechno postará, ale teoreticky ho jde 
> nahradit nebo FPGA naprogramovat později.
>
>
> DDR3 bývají většinou vzájemně kompatibilní - co zkusit jim snížit 
> hodiny a/nebo použít méně agresivní časování.
>
>
> Ondrej
>
>
> Dne 18.2.2021 v 19:37 Jaroslav Buchta napsal(a):
>> Snazim se prokousat subj., konkrétně na HW ZYBO od Digilent.
>>
>> Vivado mam verze 2016.4 zatím, kvůli jinému projektu, který chci 
>> zkusit ale pro úplné základy je to snad jedno.
>>
>> Postupoval jsem podle návodu, 
>> https://reference.digilentinc.com/vivado/getting-started-with-ipi/start 
>> a všechno proběhlo jak mělo až na spuštění programu. Po chvilce 
>> bádání jsem zjistil, že blbne DDR, když v debuggeru zapíšu něco do 
>> slova, tak se hodnota změní jinak a další slova se změní zároveň - 
>> asi je chybně/vubec inicializovana. Po presunuti do interni SRAM 
>> program funguje a jde ladit, nejde ale UART, zda se mi, ze v projektu 
>> jako periferie vubec neni. Data v pameti byla strukturalne podobna 
>> jako v ELF ale dost odlisna.
>>
>> Kdyz se podivam do HW konfigurace v SDK, nesedi na první pohled typ 
>> DDR3, ale netuším, jestli je nějak kompatibilní. Existuje více verzi 
>> ZYBO a víc board definičních souborů?
>>
>> Neni mi taky jasne, jak se provadi inicializace, v projektove slozce 
>> ...hw_platform jsou soubory c,h,tcl, konfigurace FPGA ale to pouziva 
>> primo jen debuger, nebo se to preklada a spousti v SOC? Zejmena ty c 
>> soubory mam na mysli.
>>
>> Zkusím asi jiný příklad a měl bych mít i jinou desku brzo ale kdyby 
>> nekdo zkuseny vedel kde je zakopany pes....
>>
>> Jo a kdyby se nekomu zdalo, ze HAL u STM je nepruhledny, at zkusi 
>> tohle :-D
>>
>> A jeste jedna vec mi neni jasna - originalne je tam linux, to se fakt 
>> vejde se vsim vsudy i s konfiguraci FPGA do te QSPI pameti? (16MB, 
>> pisou 128Mb tak to snad tak je ) Jine uloziste tam snad neni...
>>
>>
>> _______________________________________________
>> HW-list mailing list  -  sponsored by www.HW.cz
>> Hw-list na list.hw.cz
>> http://list.hw.cz/mailman/listinfo/hw-list
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list