Logicky zisk (Re: TESLA TTL)

[gatilo]

 27.2.2018, 5:04:46

Pro tuto situaci, znam termin "logicka zatez", ale je mozne, z v
nekterem katalogu, tvurce popustil uzdu fantazie.
A jeste poznamka - i CMOS obvody, obcas pracuji v jinem nez ss rezimu,
kdy je treba brat v uvahu i vstupni kapacitu a pak jejich logicky
zisk, se rozhodne neblizi nekonecnu, ani jen vzdalene. ;-)

S pozdravem Pavel
  mailto:gatilo + zavinac + centrum.cz

--
Jaromir Sukuba napsal:

> Ano. Niektore obvody (citace, MUX-y) mali na jeden pin zapojene
> viacere vstupy, takze zrali viac a aby si ich hodil do nuly, bolo
> treba potiahnut vacsi prud. Ze by bonusova otazna na Zenit?

> Mozno vhodnejsi termin by bol "logicka strata", ale znelo by to prilis
> negativne.


> Dňa 26. februára 2018, 22:47, balu <balu na k-net.fr> napísal/a:
>> ked uz sme pri tom... V katalogu ma zaujal parameter "logicky zisk". Jedna z
>> naojoblubenejsich otazok na pisomke z logickych obvodov. Je tam parameter
>> "logicky zisk vystupov", tom u rozumiem. Ale je tam aj "logicky zisk
>> vstupov", to som zatial nikdy nevidel. Co to znamena? Ze vstup zere za
>> dvoch?
>> b.
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list