Logicky zisk (Re: TESLA TTL)

balu balu na k-net.fr
Úterý Únor 27 07:11:25 CET 2018


domnieval som sa, ze to tak nejak bude. Zrave boli hlavne obvody z DDR :-)

Otazku logicky zisk som zo vsetkych testov vyhodil.S TTL logikou sa uz 
takmer nepracuje a u CMOS obvodov to nie je tak jednoduche - zalezi od 
napajacieho napatia, rychlosti spinania atd.

b.



On 26/02/2018 23:09, Jaromir Sukuba wrote:
> Ano. Niektore obvody (citace, MUX-y) mali na jeden pin zapojene
> viacere vstupy, takze zrali viac a aby si ich hodil do nuly, bolo
> treba potiahnut vacsi prud. Ze by bonusova otazna na Zenit?
> 
> Mozno vhodnejsi termin by bol "logicka strata", ale znelo by to prilis
> negativne.
> 
> 
> Dňa 26. februára 2018, 22:47, balu <balu na k-net.fr> napísal/a:
>> ked uz sme pri tom... V katalogu ma zaujal parameter "logicky zisk". Jedna z
>> naojoblubenejsich otazok na pisomke z logickych obvodov. Je tam parameter
>> "logicky zisk vystupov", tom u rozumiem. Ale je tam aj "logicky zisk
>> vstupov", to som zatial nikdy nevidel. Co to znamena? Ze vstup zere za
>> dvoch?
>> b.


Další informace o konferenci Hw-list