ALTERA Cyclone IV funkce pinu

[Galloth]

Nevím jak na Alteře, ale na Xilinx je to tak, že pokud chcete připojovat
DDR paměti, tak neimplementujete řadič pamětí pomocí logiky (nebo alespoň
ne celý), ale máte k tomu připravený kus ASICu. No a ten je připojený ke
konkrétním pinům, takže když chcete použít DDR řadič od Xilinx, tak prostě
musíte tu paměť připojit na určené piny. Pokud o DDR nestojíte, tak tyto
piny můžete použít na co chcete jako standartní IO.  Nejedná se ale o nijak
"lepší" piny.

Honza

Dne 3. března 2015 16:50 Jaroslav Buchta <jaroslav.buchta na hascomp.cz>
napsal(a):

> Jak si hraju s FPGA tak je mi zahadna jedna vec - pochopim, ze nektere
> piny jsou hodinove vstupy, nektere vystupy PLL, to je asi dano vnitrni
> strukturou kam a jak se pripoji, nektere diferencialni, to je dano take
> zapojenim...
> Ale jaky vyznam maji piny s funkci DQ a DQS? Je to podle dokumentace pro
> pripojeni DDR pameti, megafunkcni blackbox PHY to ma data  a strobe napevno
> na tyto piny ale jak se lisi od beznych pinu?
> Ten DQS se navic pouziva jen pri vystupu, pri vstupu se jede na interni
> hodiny - kalibrovane DLL
> Jsou ty I/O obecne nejak rychlejsi, kvalitnejsi, nebo pro obecne DDR
> aplikace lze pouzit libovolne piny?
>
>
> ---
> This email has been checked for viruses by Avast antivirus software.
> http://www.avast.com
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20150303/070d91c4/attachment.html>