Verilog a FPGA (bylo FPGA Altera a NIOS)

[Jaroslav Buchta]

ModelSim mi dela takovouhle podivnost



Postupuji podle tutorialu 
http://www.altera.com/literature/ug/ug_gs_msa_qii.pdf kde to vypada logicky.
Nevite, cim by to mohlo byt? Kdyz dam refresh, tak se ty zelene kousky 
ruzne stehuji (a ty kousky jsou spravne...)


---
This email has been checked for viruses by Avast antivirus software.
http://www.avast.com
------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20150209/0961c0fd/attachment.html>
------------- další část ---------------
A non-text attachment was scrubbed...
Name: bhfffccf.png
Type: image/png
Size: 3159 bytes
Desc: [žádný popis není k dispozici]
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20150209/0961c0fd/attachment.png>