STM32 external CLK

[Jan Waclawek]

>Zrejme ne v¹ichni a na¹í designeri jsou trochu skoupi na slovo, pokud za
>dotazem není nìkdo jako Samsung nebo Apple :-)

No, berte to, ze za tou otazkou je wek, a to je viac nez akysi Samsung ci
Apple... ;-)

>V rezimu bypass ten zesilovac slou¾í jako sledovac. HSE_OUT kmita se
>vstupem, ale uvìdomte si, ze ma velmi omezeny proudovy vystup. 

To je pochopitelne. Ani by som tym nechcel nic krmit, ak uz raz mam k
dispozicii slusny externy oscilator, ten urcite pojde lahsie rozvetvit.
Len som bol zvedavy - z hladiska spotreby resp. rusenia to urcite nie je
optimalne riesenie, ale nejaky dovod na to snad bude...

>V rezimu oscilator lze pouzit externi zdroj, v rezimu bypass nelze pouzit
>krystal. 

Aha, TOTO sme chceli hned od zaciatku vediet. Dakujem.


>RDY bit se nastavuje, kdy¾ oscilator zacne kmitat a stabilizuje se
>- s citacem s fixni dobou tedy nepocitejte. 

Aha, takze tam je nieco rafinovane rovno v oscilatore? Mohli by ste prosim
pustit este nejaku omrvinku informacie - odmeriava sa amplituda kmitov,
strieda, prip. aj rozsah frekvencie? Vsetko toto si viem predstavit
odmeriavat analogovo, aj ked netusim, nakolko to je lahke/tazke
implementovat na predovsetkym digitalnom cipe... A ak je to tak, potom pri
vypadku oscilatora sa ten RDY bit automaticky vynuluje, je to tak?

>V bypass modu je RDY automaticky
>nastaveny.

Aha, takze ten je pre "nas ucel" (rozoznanie ext.oscilatora/krystalu) je
nepouzitelny. 

Ale ako je to s PLLRDY? Ak je nastaveny HSE bypass (t.j. HSERDY je ako
pisete nastaveny, t.j. nebrani zapnutiu PLL ako takeho), tak tam ten RDY
predpokladam ze tiez je odvodeny z analogoveho odmeriavania, tak ak by sme
tym vedeli zistit, ci externy oscilator je pritomny alebo nie, vsak?

>Omezeni rychlosti není v datasheetu, proto¾e to není omezeni obvodu, ale
>max. hodnota nasobicky PLL. V F4 to vùbec problem nei, proto¾e PLL pracuje
>mezi 1-2 MHz, na F103 uz ano, proto¾e ze 4 MHz (PLL vstup HSI/2) max.
>nasobicem z 16 MHz  72 MHz neudelate.

Aha, tak to som zle pochopil to "bacha na PLL_source_HSI". Z pohladu "davat
si bacha" vlastne ten F103 problem nie je, lebo sa z dovoleneho rozsahu
PLL neda pouzitim HSI dostat; naopak, to u F4 prave problem je, pretoze
ten RC oscilator moze byt od nominalnj frekvencie uhnuty tak, ze PLL bude
mimo rozsah, takze tam si treba davat bacha a nehnat veci na hranu. Ja
chapem, ze tych 168MHz nie je tesanych do kamena a ze to pojde aj kusok
vyssie, ale ja rad robim veci tak, aby fungovali z principu, a nie
systemom "mne to funguje tak je to OK".


>
>CSS ma reakcni cas v mikrosekundach. 

Samozrejme, min. frekvencia HSE je 1MHz, prevratena hodnota je us a nie ms
- nemal by som nad zlozitejsimi vecami meditovat tak neskoro... :-|

>Je to jedna z dulezitych bezp. vlastnosti, takze je
>navrzena dobøe, certifikovana VDE pro IEC 60 335 Class B...

To mi je jasne, len ma zaujimali detaily.

>Dal¹í odpovedi, az budete makat v Apple nebo Samsungu ve vyvoji :o)

No, niektore sa daju zistit aj inak, napr. experimentovanim... alebo
nahovorim nejakeho kamarata, aby sa u Apple/Samsung dal zamestnat ciste
len za ucelom kladenia otazok... :-P 

Kazdopadne dakujem, a dufam, ze sa este nejake odpovede najdu aj pre
weka... ;-)

wek