STM32 external CLK

Tomas Dresler dresler na hw.cz
Středa Říjen 8 23:39:18 CEST 2014


Zrejme ne všichni a naší designeri jsou trochu skoupi na slovo, pokud za
dotazem není někdo jako Samsung nebo Apple :-)

V rezimu bypass ten zesilovac slouží jako sledovac. HSE_OUT kmita se
vstupem, ale uvědomte si, ze ma velmi omezeny proudovy vystup. Na
implementacni detaily jsem maly pan, takze pokud nejste Apple...

V rezimu oscilator lze pouzit externi zdroj, v rezimu bypass nelze pouzit
krystal. RDY bit se nastavuje, když oscilator zacne kmitat a stabilizuje se
- s citacem s fixni dobou tedy nepocitejte. V bypass modu je RDY automaticky
nastaveny.

Omezeni rychlosti není v datasheetu, protože to není omezeni obvodu, ale
max. hodnota nasobicky PLL. V F4 to vůbec problem nei, protože PLL pracuje
mezi 1-2 MHz, na F103 uz ano, protože ze 4 MHz (PLL vstup HSI/2) max.
nasobicem z 16 MHz  72 MHz neudelate.

CSS ma reakcni cas v mikrosekundach. Proc oscilator? Lepe se ladi.
Implementace je takova, ze filtruje HF spicky z HSE vystupu (vf sum na
krystalu) a zaroven pro blokovany vystup v ramci mikrosekund vygeneruje
popsanou sekvenci udalosti (krystal zlomeny, vyjmuty, zkratovany, rozlomeny
mech. sokem apod.) Je to jedna z dulezitych bezp. vlastnosti, takze je
navrzena dobře, certifikovana VDE pro IEC 60 335 Class B...

Další odpovedi, az budete makat v Apple nebo Samsungu ve vyvoji :o)

--
S pozdravem/With best regards

Tomas Dresler


-----Original Message-----
From: Hw-list [mailto:hw-list-bounces na list.hw.cz] On Behalf Of Jan Waclawek
Sent: Wednesday, October 08, 2014 10:50 PM
To: HW-news
Subject: Re: STM32 external CLK

Ale pan kolega, vacsinu z toho sme predsa vedeli uz z UM. Dufal som v
zakulisne detaily - urcite viete, aky je moj nazor na zverejnenu
dokumentaciu k STM32...

>Nuz dobra, rezim HSE zapina Pierce zesilovac pro krystal, v BYPASS 
>rezimu slouzi jen jako sledovac. Pozor, HSE_OUT pin musi zustat v 
>bypass modu floating, je to analogove spojeno s vystupem oscilatoru.

Nerozumiem, tak v rezime bypass je ten zosilnovac vypnuty ci nie? T.j. aky
vplyv ma bypass rezim na spotrebu? A v bypass rezime ten HSE_OUT pin je na
konkretnej urovni, alebo kopiruje HSE_IN? Predpokldam, ze to, co ste
spomenuli hore ze funguje ako sledovac, je iny zosilnovac, zapinany bitom
HSE_ON, ci nie? Nedala by sa nacrtnut o nieco presnejsia blokova schema toho
oscilatora?

A najdolezitejsia otazka v mene pana kolegu Stana, je teda nutne pouzit
bypass rezim pre externy oscilator, alebo je mozne bez zmeny firmware
zamenit krystal za externy oscilator?


>Bacha na PLL_source_HSI, ten se taky da pripojit k PLL, ale neni 
>presny, v jinych rodinach potom pomoci PLL nejste schopni jet na max.
>rychlosti (treba 64MHz misto 72)

No dobre, ale tam je to potom vyslovne uvedene v datasheete, nie? Inak ja
pouzivam F4 a tam som nic take nevidel, napriek tomu, ze ak si dobre
spominam na tie prve pokusy co som robil, ten RC oscilator mal jitter ako
prasa, takze by som sa vcelku bal hnat veci na hranu - prehliadol som u tych
F4 nieco?


>RDY bity rikaji, zda ten oscillator uz nabehl. 

No fajn, ze to hovoria, ale odkial to vedia? Ake je kriterium, ako sa "uz
nabehl" zistuje? Indikuje ten bit aj stabilitu oscilacii nejakym
rafinovanejsim obvodom, alebo je to len jednoducho digitalny citac?
Predpokladam, ze to druhe, a tak by bolo dobre vediet, ze ako je nulovany
(t.j. ci od powerup resetu? od akehokolvek resetu? je nulovany od nejakeho
pomalobezneho oscilatora? da sa nejako nulovat softwarovo?)

A znova, v mene pana kolegu Stana - je to pouzitelne na indikaciu
pritomnosti externeho oscilatora (t.j. zapnem HSE_BYP a HSE_ON, tak ked do
nejakeho casu uvidim HSE_RDY, znamena to, ze je externy oscilator; inak
musim vypnut HSE_BYP lebo je to krystal)? 

>Samozrejme PLL by se
>melo zapnout, az bude jeho zdroj pripraveny, a to same plati pro main 
>clock switch, ktery se nepripoji na zdroj hodin, dokud ten neni RDY (tj.
>zapis do multiplexeru v ten okamzik ignoruje).

Samozrejme pre PLLRDY platia tie iste otazky; tu ten rafinovanejsi indikator
(ktory predpokladam, ze neexistuje) by mohol zahrnat detekciu locknutia z
fazoveho detektora.


>CSS sleduje primo vystup HSE a funguje jako pomalubezny oscillator, 
>ktery se (po vyfiltrovani proti zakmitum) resetuje s kazdym hodinovym 
>pulzem z HSE.

Nerozumiem, naco treba pomalobezny oscilator (predpokladam, ze je to RC
oscilator nezavisly od vsetkych ostatnych oscilatorov na cipe, je to tak?)
filtrovat proti zakmitom? A ako pomaly je ten beh? Predpokladam, ze to
suvisi s min.frekvenciou HSE (ktora podla DS plati aj pre ext.oscilator),
t.j. 1MHz - samozrejme je ten oscilator o nieco pomalsi, plus
teplotne/napatove tolerancie, ale ta perioda (a tym reakcna doba CSS) je v
jednotkach ms, je to tak? Preco to nie je v DS, IMO je to dost dolezity
parameter pre aplikacie, kde na tomto zalezi, nie?

Ja viem, ze to bolo vela otazok, cim som porusil zasadu jeden mail - jedna
otazka, ale verim tomu, ze ta zasada v technickej konferencii az tak nutna
nie je... ;-)


wek


_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz Hw-list na list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list




Další informace o konferenci Hw-list