Citac s lepsi nez zemedelskou ns

[hutta.j na seznam.cz]

Co se mi nelibi na RB hodinach?
Asi jsme si uplne nerozumeli, nemam nic proti RB hodinam, jiste budou 
presnejsi nez dva kruhove oscilatory v FPGA ,ovsem zaroven budou neskonale 
zravejsi, drazsi a vetsi nez reseni,ktere se cele schova do FPGA :-)

Kdyz je rec o vyhradach vuci RB.
- nedavno se to zde probiralo a hlasila se rada lidi ,kteri si RB na Ebay 
koupili a RB lampa jim v tom nefunguje.
- LPRO-101 vyzaduji , pokud si spravne pamatuji 24V
- docela to zere
- stejne bych jedny uzil, ale na Ebay jsem je pod 75$ nenasel, kdo prodava 
funkcni LPRO-101 po 15$, hned jedny beru :-) 

Jinak receno muj napad nechce konkurovat RB ani H normalu  co do presnosti, 
ovsem oni nemuzou memu napadu konkurovat co do velikosti a ceny. Ovsem mozna
to je cele jen zbozne prani a ty dva oscilatory si budou delat co chteji 
zcela nepredvidane. Asi nezbude nez je zkusit zrealizovat  a promerit

>A meri to dle ocekavani? Vic nez 200MHz hodiny jste z toho nevytah?
Meri to stejne jako kontrolni profi citac, cili dle ocekavani.
Pocitam, ze by to mohlo chodit do frekvence 300-350MHz, zatim netestovano.


>To nejpresnejsi zapojeni ma v soucasnosti asi 13000x DFF nebo 3-LUT, 
architektura pomaloid Actel PA3E.
S bohuzel nemam zadne zkusenosti

Hutta


P.S. S tim C jsem to nedomyslel, jde pouzit i pro neopakujici se deje.






---------- Původní zpráva ----------
Od: Marek Peca <marek na duch.cz>
Datum: 6. 8. 2012
Předmět: Re: Re: Re: Citac s lepsi nez zemedelskou ns
"> SR620, servisni manuial pravda nemam. Hledam jsme ho neuspesne na 
> internetu,

Hledejte v archivu Time-nuts. Ale proc servisni?? Ja rikam, at si sosnete 
uzivatelsky a prozradite mi to, kam moje fantazie nesaha, a sice ktere 
"neopakovane" deje s TDC na bazi nabijeni kondiku nezmerite. To me fakt 
zajima.

> Puvodne jsem uvazoval jen o citaci citajicim jen cele tiky zakladnich 
hodin
> 200MHz. To se ukazalo jako pomerne trivialni. Nevim zda to mohu nazvat
> programovanim, ale napsal jsem si entity pro GATE AND, nejake FF, 32bit
> citac, delicku pro rizeni Gate a tyto entity pak graficky pospojoval. 

A meri to dle ocekavani? Vic nez 200MHz hodiny jste z toho nevytah?

> Na domerovani me napadlo to co jsem popsal. Mozna to je hloupost. Chtelo 
by
> to zkratka zkusit a promerit oba oscialtory jednak jak se budou lisit a 
jak
> jak stabilni tento rozdil bude.
>
> Bohuzel na to nemam vybaveni, tedy chybi mi neco jako SR620 :-) , nemam 
ani
> napad jak neco smysluplne zmerit s beznejsim vybavenim.

Zapojte si ty oscilatory a prijdte si to zmerit k nam na SR620.

>> Spotreba jakeho zapojeni?
>
> Myslel jsem to vaseho reseni TTD s  6ps. Nebo obecne zpozdovaci linky v 
> FPGA

To nejpresnejsi zapojeni ma v soucasnosti asi 13000x DFF nebo 3-LUT, 
architektura pomaloid Actel PA3E.


Zdar,
MP


P.s> Kdyz uz chcete odpovedi od nas na otazky, ktere pokladame vesmes za 
zhovadile, zkuste aspon sam odpovidat na dotazy, motivovane vasim tematem. 
Napr. mi neni jasne, co se vam nelibi na Rb hodinach doladovanych polem 
C-civky. Cira zvedavost, prilis to necekam, ale treba se neco dozvim ;-)"
------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20120806/835ce8a0/attachment.htm>