<html><body>Co se mi nelibi na RB hodinach?<br>Asi jsme si uplne nerozumeli, nemam nic proti RB hodinam, jiste budou presnejsi nez dva kruhove oscilatory v FPGA ,ovsem zaroven budou neskonale zravejsi, drazsi a vetsi nez reseni,ktere se cele schova do FPGA :-)<br><br>Kdyz je rec o vyhradach vuci RB.<br>- nedavno se to zde probiralo a hlasila se rada lidi ,kteri si RB na Ebay koupili a RB lampa jim v tom nefunguje.<br>- LPRO-101 vyzaduji , pokud si spravne pamatuji 24V<br>- docela to zere<br>- stejne bych jedny uzil, ale na Ebay jsem je pod 75$ nenasel, kdo prodava funkcni LPRO-101 po 15$, hned jedny beru :-) <br><br>Jinak receno muj napad nechce konkurovat RB ani H normalu co do presnosti, ovsem oni nemuzou memu napadu konkurovat co do velikosti a ceny. Ovsem mozna to je cele jen zbozne prani a ty dva oscilatory si budou delat co chteji zcela nepredvidane. Asi nezbude nez je zkusit zrealizovat a promerit<br><br>>A meri to dle ocekavani? Vic nez 200MHz hodiny jste z toho nevytah?<br>Meri to stejne jako kontrolni profi citac, cili dle ocekavani.<br>Pocitam, ze by to mohlo chodit do frekvence 300-350MHz, zatim netestovano.<br><br><br>>To nejpresnejsi zapojeni ma v soucasnosti asi 13000x DFF nebo 3-LUT, architektura pomaloid Actel PA3E.<br>S bohuzel nemam zadne zkusenosti<br><br>Hutta<br><br><br>P.S. S tim C jsem to nedomyslel, jde pouzit i pro neopakujici se deje.<br><br><br><br><br><p><br>---------- Původní zpráva ----------<br>Od: Marek Peca <marek@duch.cz><br>Datum: 6. 8. 2012<br>Předmět: Re: Re: Re: Citac s lepsi nez zemedelskou ns</p><blockquote>> SR620, servisni manuial pravda nemam. Hledam jsme ho neuspesne na <br>> internetu,<br><br>Hledejte v archivu Time-nuts. Ale proc servisni?? Ja rikam, at si sosnete <br>uzivatelsky a prozradite mi to, kam moje fantazie nesaha, a sice ktere <br>"neopakovane" deje s TDC na bazi nabijeni kondiku nezmerite. To me fakt <br>zajima.<br><br>> Puvodne jsem uvazoval jen o citaci citajicim jen cele tiky zakladnich hodin<br>> 200MHz. To se ukazalo jako pomerne trivialni. Nevim zda to mohu nazvat<br>> programovanim, ale napsal jsem si entity pro GATE AND, nejake FF, 32bit<br>> citac, delicku pro rizeni Gate a tyto entity pak graficky pospojoval. <br><br>A meri to dle ocekavani? Vic nez 200MHz hodiny jste z toho nevytah?<br><br>> Na domerovani me napadlo to co jsem popsal. Mozna to je hloupost. Chtelo by<br>> to zkratka zkusit a promerit oba oscialtory jednak jak se budou lisit a jak<br>> jak stabilni tento rozdil bude.<br>><br>> Bohuzel na to nemam vybaveni, tedy chybi mi neco jako SR620 :-) , nemam ani<br>> napad jak neco smysluplne zmerit s beznejsim vybavenim.<br><br>Zapojte si ty oscilatory a prijdte si to zmerit k nam na SR620.<br><br>>> Spotreba jakeho zapojeni?<br>><br>> Myslel jsem to vaseho reseni TTD s 6ps. Nebo obecne zpozdovaci linky v <br>> FPGA<br><br>To nejpresnejsi zapojeni ma v soucasnosti asi 13000x DFF nebo 3-LUT, <br>architektura pomaloid Actel PA3E.<br><br><br>Zdar,<br>MP<br><br><br>P.s> Kdyz uz chcete odpovedi od nas na otazky, ktere pokladame vesmes za <br>zhovadile, zkuste aspon sam odpovidat na dotazy, motivovane vasim tematem. <br>Napr. mi neni jasne, co se vam nelibi na Rb hodinach doladovanych polem <br>C-civky. Cira zvedavost, prilis to necekam, ale treba se neco dozvim ;-)</blockquote></body></html>