Xilinx VHDL?

[j.Krajinka@seznam.cz]

V souvislosti s theadem o spotrebe Xilix jsem si chtel zkusit napsat v theadu zmineny vynechavac kazdeho druheho ci druheho a tretiho hodinoveho taktu, ale neuspel jsem. Skoncil jsem na chybu v synchronosti navrhu. 
Snad mi nekdo poradi.

Jak spravne vytvorit process, ktery z Clk vynecha kazdy druhy hodinovy takt?
tzn. do procesu lezou hodiny a vylezaji stejne hodiny, jen kazdy druhy puls je vynechan.
Resil jsem to If na event hodin a pomocnou promenou, ale asi nejak blbe.

Dekuji za kopanec

Jirka