Danhard wrote: > Oscilator (clk) tak kolem 1MHz se da udelat take ze dvou hradel v CPLD a > vnejsiho RC clenu. To je to o com Xilinx pise ze sa to nema robit? :-))) http://www.xilinx.com/xlnx/xil_tt_faq.jsp?iLanguageID=1&sProduct=Xilinx+CPLDs#11894 wek