Eagle - rozpiska

[Vicek Radek]

> Zkuste porovnat dobry a spatny prubeh na logickem analyzatoru. Tohle je
> I2C pamet, zejo ? Mozna mate prilis male zpozdeni mezi SDA a SCL (SETUP 
> nebo HOLD) a ta pamet to obcas vyhodnoti spatne.

Logicky analizator bohuzel nemam. Citim to jako slabinu a asi jsem sve
moznosti precenil. Zkusim tam nejaka zpozdeni pridat. Pokud se to
spravi, budu zase pomalicku odebirat.

> Mate to pripojeno 4-dratem ? Vsude by mely byt testy na ARBITRATION, 
> tzn. vyslu na SDA "1" (na bazi T je 0V), pockam, nez se staci projevit a 
> zkontroluju, jestli tam ta jednicka skutecne je (na kolektoru musi byt 
> Ucc, jinak PC ztratilo linku).

Mam tri draty. Cist mohu jen SDA. Teoreticky bych mohl cist i SCL, ale
v soucasne chvili jsem s tim nepocital. Interface je stejny jako v
knize pana Bergharda Kainka. Zadne tranzistory tam nejsou. Jen dva
odpory do serie s dvema vystupy RS232 a paralelne k SDA i SCL zapojene
zenerky (prevadi logiku +/-13V na +5.1/-0.7V). Signal SDA pak vede
zpet do vstupu RS232.

Roman Kolbabek