NVIC u Cortex-Mx

[Miroslav Mraz]

Však jo. Zkoumám CH32V203 trochu hlouběji, dosud jsem to měl úplně bez 
toho vnoření a když o tom víte, funguje to s více zdroji přerušení taky. 
Podobné je to s atomickým přístupem - většinou to není potřeba ale někdy 
se to hodí. U těchto levných čipů to implementováno je, tak proč to 
nevyužít. Bohužel je toho hodně implementováno jako "specifikováno 
výrobcem" a ten to dokumentuje dost nedostatečně nebo vůbec. Třeba 
základní nastavení pipeline a prediktoru instrukcí je v dokumentaci 
popsáno jen tak, že to nastavuje soubor startup.s. A v něm jen vidíte 
zápis nějaké konstanty na nějakou adresu. Co ty bity konstanty znamenají 
vás asi nemusí zajímat. Zas tak moc mi to nevadí, přístup přijmi fakt a 
zapamatuj si ho je v dnešní době složitosti běžný.
Oni ti číňani používají stejný NVIC jak pro RISC-V tak pro Cortex-Mx, ta 
hloubka vnoření je tam několikrát explicitně zmíněna, tak mi bylo divné 
že ARM to v dokumentaci jaksi nemá. Ono to prakticky omezené být musí, 
nic není nekonečné, u RISC procesorů se zásobník rychle vyčerpá.

Mrazík

On 02. 03. 25 9:56, Jan Waclawek wrote:
> Neviem si dost dobre predstavit prakticky system, v ktorom by bola
> neobmedzena hlbka priorit vnarania preruseni.
> 
> Naopak, existuju a su prakticky pouzitelne mcu bez vnarania preruseni (aj
> ked niekedy to vedie ku skripaniu zubami). Typicky klasicke AVR, ale
> poznam aj RISC-V v ktorom vnarania nie su implementovane.
> 
> wek
> 
>