Pouzivate nekdo Quartus Prime?

[Jan Waclawek]

[preposielam]

Ahoj,

som sice iba amater vo verilogu, ale po precitani knizky o Verilogu,
introduction to verilog pdf a zhliadnuti nejakych video kuzrov na YT si
muslim, ze Ti v tom module chyba priradenie logickej funkcie, nieco ako
napriklad:

assign beep <= Clock_50M;

Potom by Ta to uz malo pustit ku priradeniu pinov a floor planing. Ale
dalej som sa v manuale ku Quartus-u a Verilogu nedocital. Tak snad Ti to
pomoze.

A.

>>>

Predem dik,
Marek

module QuartusTest(
input Clock_50M,
input [7:0] nKey,
input [7:0] SW,
input uart_rx,
output uart_tx,
output beep,
output [15:0] Led,
output [1:6] nSegEn,
output [7:0] SegSegment,
inout [2:22] gpio_p1,
inout [2:22] gpio_p2,
input gpio_clk,
inout [4:38] gpio
);

endmodule