FPGA Zynq PS_CLK do PL

[Jaroslav Buchta]

Zdravim, narazil jsem na takovy orisek, mam desku digilent Zybo a ta ma 
oscilator 50MHz pripojeny na PS_CLK

Existuje nejaka moznost, jak tento pin pouzit primo jako hodiny do PL, 
tzn. ktere budou fungovat i v pripade, ze nenabootuje procesor? Bezne se 
jako zdroj hodin pro logiku pouziva asi vystup FCLK_CLKx z PS ale tam 
jsou hodiny az po nabehnuti CPU (nevim, do jake faze)

Jde mi o to, ze by cast logiky mela bezet nezavisle na stavu procesoru, 
dratovat hodiny na nejaky nejaky pin to bych nerad. Proste kdyz neni k 
dizpozici zadny zdroj kodu programu a z vivada nakonfiguruju logiku, aby 
ta logika mela zdroj hodin. Zajimave je, ze kdyz uz nahraju program a 
ten spustim, tak hodiny bezi z zustavaji i pri preprogramovani logiky, 
cekal bych, ze to spis udela uplny reset ale PS je asi dost nezavisly.