FPGA/CPLD, bolo: Pulzny generator

[Jan Waclawek]

Ono vlastne ani nemusi dojst na hranu -  ten zufaly stav dokumentacie vo
svete programovatelnej logiky sa prejavi uz hned na zaciatku, pri prvotnom
navrhu.

Moj posledny (ostatny) pokus zblizit sa s tymto svetom bol o implementacii
jednoducheho paralelneho mailboxu (slave zbernicove rozhranie) pre mcu -
nieco co v hardware bolo uz v intelovskom 8042, co bola '48 s tym
mailboxom, toto robilo rozhranie medzi klavesnicou a '86 v PC. Nic
mimoriadne, v podstate je to par 8-bitovych registrov a drobna sekvnencna
aj kombinacna logika, ktora zabezpecuje adresove dekodovanie, ovladanie
hodin (latch) a trojstavovania vystupov tych registrov, signalizacia pre
pripojeny mcu (co vyvola prerusenie). Pred rokmi som to postavil z dvoch
'574 a jednej GALky ako rozhranie medzi '196KC a AVRkom. Chcel som nieco
podobne urobit v duchu 21. storocia. 

Cypress (buduci Infineon) robi kombinaciu mcu a programovatelnej logiky pod
nazvom PSoC - robia to uz nekonecne dlho, ale poslednych (ostatnych) par
rokov je tam ako procesorove jadro aj nejaky Cortex-M, tak som si povedal,
ze sa na to pozriem (a Slavo mi daroval prislusnu vyvojovu dosku na policu
:-) ). Venoval som asi dva tyzdne po nociach tomu, aby som pochopil, ci
taketo nieco tam vobec vlezie, predtym, nez sa pustim do toho naucit sa
robit s nejakym mamutoidnym vyvojovym prostredim. A nepochopil som to. Ta
dokumentacia bola tiez v duchu "nezatazujte sa podrobnostami, nas genialny
vyvojovy software to za vas vyriesi". (Mimochodom, doteraz na mna kazdy
mesiac vyskakuje okno, v tych najnevhodnejsich okamihoch, ze si mam
updatovat tu dokumentaciu...)

Mozno toto je zrozumitelnejsi argument, preco ta dokumentacia chyba, aj ked
je z ineho sudka.

wek