FPGA/CPLD, bolo: Pulzny generator

[balu]

mno... casovanie v jednotkach hodinoveho cyklu je presne to na co je 
FPGA dobre, a mas to pri navrhu plne pod kontrolou.

Ak chces setrit mikrowatty tam asi zvolis inu technologiu.

Naozaj nerozumiem tomu opluvaniu.



On 15/08/2019 01:02, Jan Waclawek wrote:
> Toto su dva takmer nesuvisiace svety. Dost sa to podoba na debatu, ked
> jeden hovori o aj ou ti, klaude a edz kompjutingu, o ej aj, o tom ze
> artioues je dnes absolutna nevyhnutnost a to ze sa univerzalne nepouziva
> siplasplas je cista hroza; druhy programuje casovania v jednotkach
> hodinoveho cyklu a snazi sa ustetrit mikrowatty zo spotreby a milicenty z
> nakladov.
> 
> To druhe vo svete FPGA nie je mozne, lebo sa tomu vyrobcovia brania (dovody
> teraz ponechajme bokom, z ich pohladu mozu byt urcitym sposobom
> opodstatnene); postupy z toho prveho sa vnucuju aj pre ten druhy pripad.
> Potreboval by si strukturu nie na urovni tranzistorov ale na urovni
> zakladnych blokov a ich prepojov, precizny popis ich vlastnosti a
> predovsetkym nastroj na ich priame ovladanie. Zhodou okolnosti by v tomto
> pripade bol asi lepsi graficky nastroj, textovy je pokladany za
> samozrejmost. "Klikaci tool" je pejorativum skor vo svete mcu nez tu.
> 
> Na VHDL nie je nic obycajneho, co sa tyka vztahu medzi "napisanym" a
> "uskutocnenym"; prave naopak.
> 
> Tie bloky - aj ten na co si dal odkaz, aj to co si potom spomenul - su pre
> tuto debatu irelevantne, tykaju sa viacmenej len toho prveho pripadu. Da
> sa debatovat o tom, ako az priamociaro ich vies pouzit, ale podla toho co
> si napisal, maju zrejme dostatocne obmedzeny pocet sposobov pouzitia aby
> prekladac uhadol aj z toho relativne nepriameho VHDL popisu, co si z nich
> chcel pouzit a ako. K vysledku to vedie, ale z pohladu prveho pripadu to
> principialne nie je spravne.
> 
> Nejaky naznak toho, co je pre druhy pripad relevantne, je pre tento mamut
> napriklad v
> https://www.xilinx.com/support/documentation/user_guides/ug474_7Series_CLB.pdf
> (samozrejme chyba postup ako si tie cely konfigurovat a tiez som nenasiel
> detailny popis prepojov, nevenoval som tomu nejaky vyznamny cas ale
> pochybujem ze verejne existuje). Takmer kazda kapitola v tom dokumente
> zacina poznamkou typu:
> -- CLB resources are inferred for generic design logic and do not require
> instantiation. Good HDL design is sufficient.
> -- The best approach is to let the tools choose the I/O locations based on
> the FPGA requirements.
> -- CLB resources are used automatically and efficiently by FPGA synthesis
> tools without any special FPGA-specific coding required.
> apod., cize "nepovieme ti, ako to presne funguje, lebo to za teba spravia
> nase uzasne nastroje, len to naznacime, aby si nefrflal, no a mozes pouzit
> nejake nie prilis ucinne prostriedky na popostrkovanie nasich uzasnych
> nastrojov nejakym smerom, ale samozrejme vysledok aj tak zavisi od nasich
> uzasnych nastrojov. Najlepsie, ak sa strafis do typickych prikladov, pre
> ktore sme nase uzasne nastroje vytunili.".
> 
> 
>> Actel/Microsemi robi dobre veci, ale pre velmi specificke aplikacie.
> 
> Ale houby. Ako som bol pisal, robia (aj) obycajne nonvolatile FPGA a robia
> ich dlhsie ako konkurencia. A co sa tyka ceny, to, co Jaromir pouziva je
> zhruba toto:
> https://eu.mouser.com/Semiconductors/Programmable-Logic-ICs/CPLD-Complex-Programmable-Logic-Devices/_/N-3ohc6?Keyword=EPM240&No=25&FS=True
> to, co spomenul, ze by chcel pouzit, je, ak sa nemylim, toto
> https://eu.mouser.com/Semiconductors/Programmable-Logic-ICs/FPGA-Field-Programmable-Gate-Array/_/N-3oh9p?P=1yxywkpZ1z0y2q6&Keyword=xo2&FS=True
> no a to co si myslim ze by mohol byt zhruba ekvivalent od Actelu je toto
> https://www.mouser.com/Search/Refine?Keyword=A3PN060
> 
> Ja tam nejaky dramaticky rozdiel v cenach nevidim. Samozrejme viem, kde je
> diabol.
> 
> wek
>