Eagle DRC pro AllPCB

Milan Cizek cizek.milan na seznam.cz
Čtvrtek Červenec 26 00:15:05 CEST 2018


Neumím si to vysvětlit, proč se mi to DRC najednou zbláznilo.

Porovnal jsem soubor brd proti záloze, a v rules našel jediný rozdíl, následující řádek navíc, který to způsoboval.

Po odmazání je vše v pořádku. V dialogu DRC jsem žádný rozdíl neviděl.

 

<classes>

<class number="0" name="default" width="0" drill="0">

à <clearance class="0" value="0.205"/>

</class>

 

Milan

 

 

From: Hw-list <hw-list-bounces na list.hw.cz> On Behalf Of Pavel Hudecek
Sent: Wednesday, July 25, 2018 5:55 PM
To: HW-news <hw-list na list.hw.cz>
Subject: Re: Eagle DRC pro AllPCB

 

Allpcb má v nejlevnější kategorii šířku spoje i mezer 6 mil, tedy 0,15.. mm.

 

V DS od STM32 je LQFP48 s doporučeným layoutem s roztečí 0,5 a šířkou 0,3, tedy mezera 0,2, což by se vejít zjevně mělo.

 

A nejlevnější min díry 0,4.

 

Prostě vlezete na stránku s tím formulářem a DRC nastavíte podle toho. Případně upravíte pouzdra podle toho. V čem je problém?

 

PH

 

From: Cizek Milan <mailto:Cizek.Milan na seznam.cz>  

nějak nejsem schopný najít, jak si správně nastavit DRC v Eaglu, pokud nechám desky vyrobit u AllPCB.

Resp. naklikal jsem nějaké doporučení, co jsem kde našel. Na desce mám STM32 (QFP48) a už jen mezi nožičkami mi DRC křičí Clearance.

 

Clearance mám všude nastaven na 6mil (same signals 0)

Sizes - minimum width: 10mil, minimum drill: 0.3mm

------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20180726/d8c6f6fc/attachment.html>


Další informace o konferenci Hw-list