i2c - jak slave pozna, ze je ve fast-transfer modu?

[Jaroslav Lukesh]

v HIGH?

Na obr. 6 je "clock line hold LOW" dokud se neobsloží přerušení

----- Původní zpráva ----- 
Od: "Fanda Kopriva" <info na elektronikavyvoj.cz>


> Dne 8. 2. 2018 v 12:40 David Belohrad napsal(a):
>> JJ, tohle je presne ono. Vypada to, ze ten chip drzel SCL na low a 
>> powercycle nakonec vsechno rozchodil. A jeste jeden problem jsem nasel: 
>> prilis kratky cas mezi dvema transakcemi, cca 800ns, a ma byt minimalne 
>> nejake 1.4us.
>>
>> Jak se to stane jeste jednou s tim clock signalem, zkusim mu poslat 9 
>> pulzu, uvidime co udela.
> to asi neni spravnej postup.Mel byste dat clk do HI a cekat tak dlouho az 
> se na te sbernici objevi jednicka a potom pokracovat.
> fanda