STM32F3 ruseni SPI signalu

Jaroslav Buchta jaroslav.buchta na hascomp.cz
Sobota Prosinec 15 21:54:34 CET 2018


Dne 15.12.2018 v 21:47 Jan Waclawek napsal(a):
> [preposielam]
>
> no ja nechcem velmi polemizovat, ale zda sa, ze mate problem aj na
> 18MHz, inak by sme tu teraz nediskutovali... :)))
>
> Chcel som Vam len povedat, ze nie len v knihe za 130$, ale aj ja si
> myslim, ze by mohol pomoct jeden vhodne pridratikovany dratik. Je to
> to najjednoduchsie riesenie, ktore mozete urobit. Pak mozete ist este
> do softoveho configu i/o pinov...
>
> A ci sa o signal (S)CLK treba starat ako o signal pamati DDR, v tej
> knihe je tomu venovanych trochu viacej stran a kniha je z cias, ked
> pamati DDR mali ulozene v supliku... A logika v tych casoch zrejme na
> 170MHz, ci tych Vasich 72MHz, nebezala zdaleka tiez.
>
> No ale nebol ste to Vy, kto tu pred par dnami v inom vlakne plakal nad
> tym, ze dnes nikto "nejde na hlbinu", ale vsetci sa uspokoja s tym
> dnes popularnym arduinovskym "Mne to nejako funguje..." ?!
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list

A proc to asi pisu? Protoze nad tim badam, verim, ze na DPS by to bez 
problemu fungovalo, IMHO by zrovna to SPI melo byt na vstupech nejak 
odolnejsi. Ruzne periferni obvody asi na hodinach nejaky filtr maji, 
protoze si nechaji libi mnohem vic. Proste poprve zkousim slave SPI na 
STM a tohle mne prekvapilo.

Kdybych nesel do hloubky, spokojim se s tim, ze to funguje po oddaleni 
dratu, snizeni rychlosti vystupu, pridani kondenzatoru nebo serioveho 
odporu a solved...

Na cilove desce je v ceste galvanicke oddeleni, tam se problem doufam 
neprojevi.



Další informace o konferenci Hw-list