Zarizeni SIL2/3

[V P]

Výrobci MCU nabízejí k procesorům základní knihovny self testů které prošly 
certifikací (jeden z příkladů tady :
http://www.st.com/content/ccc/resource/technical/document/user_manual/51/59/
f3/62/cd/e7/43/5a/DM00148308.pdf/files/DM00148308.pdf/jcr:content/
translations/en.DM00148308.pdf



), čímž si můžete ušetřit práci oproti psaní od začátku. Certifikace 
výsledného zařízení se tím zjednodušší, lze se odkázat na již certifikovaný 
základ, ale stejně se jí nevyhnete (nebo koncový zákazník).

SIL2 by měl být dosažitelný s "běžným" MCU + trochou externí logiky. S FPGA 
nemám zkušenost.


V;P
-- 
-----------------------------------------
Pokud máte zájem, navštivte naši stránku o mašinkách - http://www.pojezdy.eu

---------- Původní e-mail ----------
Od: Jaroslav Buchta <jaroslav.buchta na hascomp.cz>
Komu: hw-list na list.hw.cz
Datum: 10. 4. 2018 18:58:01
Předmět: Re: Zarizeni SIL2/3 
" 

Je to potreba, je to vyvoj elektroniky pro zakaznika ktery potrebuje pro 
zarizeni SIL2.
HW v teto fazi az tak neresim, bude se vyvijet ale mame na to sjednanou 
nejakou spolupraci, stejne jako na papirovani. Co ted resim je prave volba 
mozku zarizeni, aby to bylo schudne z hlediska vyvojoveho prostredi, v tomto
se nemohu prave dopatrat zakladnich informaci.
Ze to bude procesne slozite a drahe je nam jasne, ted jde o to, aby to 
nebylo drahe zbytecne jen diky blbe vychozi volbe treba MCU vs FPGA... Jsme 
v tom zacatecnici ale nakonec kazda zkusenost dobra.


Dne 10.04.2018 v 18:34 Radek Sztwiorok napsal(a):

" 


"
"
------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20180411/d49c456e/attachment.html>