<html><body>Výrobci MCU nabízejí k procesorům základní knihovny self testů které prošly certifikací (jeden z příkladů tady :<div><span style="background-color:transparent">http://www.st.com/content/ccc/resource/technical/document/user_manual/51/59/f3/62/cd/e7/43/5a/DM00148308.pdf/files/DM00148308.pdf/jcr:content/translations/en.DM00148308.pdf</span><br></div><div><div>), čímž si můžete ušetřit práci oproti psaní od začátku. Certifikace výsledného zařízení se tím zjednodušší, lze se odkázat na již certifikovaný základ, ale stejně se jí nevyhnete (nebo koncový zákazník).</div><div>SIL2 by měl být dosažitelný s "běžným" MCU + trochou externí logiky. S FPGA nemám zkušenost.</div><div><br>V;P<br>-- <br>-----------------------------------------<br>Pokud máte zájem, navštivte naši stránku o mašinkách - http://www.pojezdy.eu<br><br><aside>
---------- Původní e-mail ----------<br>
Od: Jaroslav Buchta <jaroslav.buchta@hascomp.cz><br>
Komu: hw-list@list.hw.cz<br>
Datum: 10. 4. 2018 18:58:01<br>
Předmět: Re: Zarizeni SIL2/3
</aside><br><blockquote data-email="jaroslav.buchta@hascomp.cz">
<div>
<div>Je to potreba, je to vyvoj elektroniky
pro zakaznika ktery potrebuje pro zarizeni SIL2.<br>
HW v teto fazi az tak neresim, bude se vyvijet ale mame na to
sjednanou nejakou spolupraci, stejne jako na papirovani. Co ted
resim je prave volba mozku zarizeni, aby to bylo schudne z
hlediska vyvojoveho prostredi, v tomto se nemohu prave dopatrat
zakladnich informaci.<br>
Ze to bude procesne slozite a drahe je nam jasne, ted jde o to,
aby to nebylo drahe zbytecne jen diky blbe vychozi volbe treba MCU
vs FPGA... Jsme v tom zacatecnici ale nakonec kazda zkusenost
dobra.<br>
<br>
<br>
Dne 10.04.2018 v 18:34 Radek Sztwiorok napsal(a):<br>
</div>
<blockquote>
<div dir="auto"><br></div></blockquote></div></blockquote></div></div></body></html>