cislicovy filtr

[Ondrej]

Zdravím


pokud Spartan = Xilinx tak Xilinx má v ISE i Vivado IP jádro FIR filtru. 
Stačí do něj nahrát koeficienty, zadat šířku slova a další parametry a 
vypadne rovnou kód pro FPGA. Samotné koeficienty je potřeba spočítat 
jinde - např. Matlab nebo online - hledat "FIR filter design  
Parks-McClellan method".


Bez decimace to nepůjde. Pro začátek bych dal na začátek CIC s decimací 
a za něj až FIR. Xilinx má jádro i na CIC. Výhodnou CIC je, že mu jde 
měnit decimace 4x - 8000x. Takže pak teoreticky FIR může být fixní. 
Změnou decimace CIC se bude měnit šířka pásma.


Ondřej


Dne 23.11.2017 v 12:41 Fanda Kopriva napsal(a):
> Dobry den
>
> potreboval bych program do SPARTANA ,ktery by resil HP filtr a LP filtr.
>
> Data jsou 14 bit az do 75MSa  (mozna az do 150 MSa).
>
> Kazdy z obou filtru prepinany  v rozsahu od stovek Hz do desitek MHz 
> minimalne 4radu pro nasledne zpracovani v DSP.
>
> Pokud je to mozne zmenou koeficientu.
>
> Zatim to resim prepinanim analogovych filtru a rad bych to posunul do 
> soucasne doby .
>
> Znal jsem to pouze teoreticky ve skole ,nikdy nepouzil a davno zapomnel.
>
> Neznate ,prosim ,program ktery by generoval kod pro VHDL.
>
> Pry to umi MATLAB ,ale ten je ponekud drahy.
>
> Dekuju fanda
>
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list