Budoucnost FPGA
Jan Waclawek
konfera na efton.sk
Čtvrtek Červen 8 19:34:40 CEST 2017
Ak sa nemylim, tak to je otocena znudzecnost. Plna nasobicka ak sa nemylim
stoji a pada na plnej scitacke, no a ta (jej plny lookahead carry) stoji a
pada na sirokej logike, a to je nieco co sa prieci typickej strukture FPGA.
Nasobenie (MAC, ale to je fuk) sa naviac v dnesnom modernom programovani
(ano ukazujem prstom prave na to Vase oblubene C++ :-) ) velmi casto
vyuziva nie na aritmeticke vypocty ako take, ale na vypocet adresy
operandov (polia struktur ci struktury poli :-) ) a to je pomerne kriticka
operacia pre nasledovne vykonavanie programov na to aby sa len tak
odkladala a pipelinovala.
Samozrejme urcite existuje spusta algoritmov a aj celych aplikacii, kde
FPGA je optimalnejsie riesenie nez mpu ci mcu ci trebars pevna logika, z
roznych dovodov, a plati to aj naopak. Ale asi sa tie dovody nedaju len
tak smahom ruky zgeneralizovat.
wek
----- Original Message ---------------
>Je±tě mě tak napadlo (moµná je to blbost) µe třeba i ta obyčejná
>celočíselná násobička ve FPGA je asi udělaná efektivněji. V procesoru se
>snaµí udělat ji jako jedno-cyklovou, v některých FPGA sice můµete po
>jednom cyklu dát nové operandy, ale vlastní výpočet můµe trvat několik
>(přesně definovaných) cyklů, čili výsledek vypadne se zpoµděním. Coµ u
>některých algoritmů nemusí aµ tak moc vadit - kdyµ o tom vím a
>přizpůsobím tomu celkový návrh. Takhle pojatá násobička bude patrně
>jednodu±±í.
>Je v téhle úvaze někde chyba ?
>
>Mrazík
Daląí informace o konferenci Hw-list