OT STM32F4 RCC PLL - rozmedzie nasobitela

[Miroslav Mraz]

Nemělo být pro 1.5MHz 128<=PLLN<=288 ?

Mrazík

Dne 25.5.2015 v 15:34 Jan Waclawek napsal(a):
> ... napr. pre vstupnu frekvenciu 2MHz o teda vyjde
> 96<=PLLN<=216, pre vstupnu frekvenciu 1MHz to vyjde 128<=PLLN<=288 atd.
> Globalne teda PLLN nemoze ist pod 96 a nad 432, ale to nie je obmedzenie
> delicky v spatnej vazbe PLL ale vyplyva z podmienok pre vstupne a vystupne
> frekvencie PLL. Je to tak?
>
>