MCU + NAND

[Jan Waclawek]

>S temi NAND aspon co se tyce SLC to nebude zas se sklerozou tak spatne, 
>nektere pevne bootloadery treba predpokladaji bezchybny 1. blok a ani 
>jej nekontroluji v BBT, nekteri vyrobci zas jeho bezchybnost garantuji 

To je presne naopak: kedze vyrobcovia garantuju bezchybnost 1. bloku,
bootloadery ho nekontroluju.

>(asi se spis jedna o to, ze neni vadny uz z vyroby). 

Nie, je robeny s vacsou geometriou. Ta skleroza suvisi najma s brutalnym
zmensovanim rozmerov.

>Ale ani s ECC by 
>nemel byt vetsi problem, procesor to myslim HW podporuje. 

Chapte to tak, ze ta HW podpora je pomerne jednoducha vec, je to len
ratanie parit pocas citania bloku, t.j. nie je to takeho charakteru ze z
nejakeho registra rovno precitate "dobre/zle" a/alebo ze to rovno tie data
magicky opravi.

Inaksie povedane, este stale tomu treba rozumiet a este stale si to treba
odprogramovat. ECC je len zaciatok cesty. V tom UM k doske, na ktoru som
odkazoval, je pomerne dobry prehlad toho, z coho vsetkeho ta cesta
pozostava; ale takych dokumentov najdete viac.

>Jinak to bude 
>u pameti na konci zivotnosti a jinak u nove, predpokladam.

Zrejme ano, ale vtip spociva v tom zistit, ako blizko ze je ta pamet ku
koncu zivotnosti...

>Jake kody se vubec pouzivaji? Predpokladam nejake RS, redundance byva 
>tak 16B/512B sektor - kolik chyb je mozne opravit?

Reed-Solomon je uz vyssi divci. Ale toto vsetko je sucast toho studia, ak
to chcete pisat. 

Ako som spomenul, alternativa je kupit si hotovu kniznicu.

wek