Napetove rizeni DC zesileni ci urovne - napady?

[Jirka]

Mam docela tradicni problem a pokousim se ho vyresit nejak co 
nejelegantneji (jednoduse a zaroven dobre).

Mejme dve ss napeti z cidel (rozmezi priblizne 0-4V), pricemz napeti z 
prvniho cidla musi byt castecne kompenzovane napetim z druheho cidla. 
Jedna se pritom o ovlivnovani nikoliv offsetu, ale strmosti prevodu z 
prvniho cidla, neboli v rovnici

y = kx+q

se bude mirne menit k (cca o +-10%).

Az potud nic mimoradneho a rada pritomnych by rovnou prohlasila: pro MCU 
a vhodny software uplna malickost.

Jenze (jak nekteri vedi), ja se se softwarem zrovna nekamaradim a tak 
vec potrebuju vyresit ciste hardwarove a navic analogove.

Prvni napady typu analogova nasobicka, VCA apod. po prohlidce toho mala, 
co je dostupne v jednom pouzdre, prakticky nikam nevedly. Proc? Obvod 
musi byt napajeny z jednoho napeti (+5V), brat max. jednotky mA a nemit 
zbytecnou sirku pasma (idealne pouze DC az jednotky kHz nebo radeji 
jeste mene - duvodem je imunita k ruseni).

Dalsi uvahy se pohybovaly okolo (J)FETu jako napetim rizeneho odporu 
(nelinearni a nejspis i teplotne zavisle), photo MOS optoclenu (mozna 
totez jako predchozi), cili opet nic moc. Fotoodpor s LED je v tomto 
smeru jeste horsi. Obvod kompenzace by mel mit stabilitu a presnost v 
radu desetin az max. jednoho procenta...

Nasel jsem zapojeni PIC (i s hotovym SW ;-) ) ridicim digitalni 
potenciometr Dallas pomoci napeti na vstupu A/D prevodniku, ale ten 
potenciometr se mi moc nelibi, ma velke pouzdro, zbytecne dva kanaly....atd.

Nakonec me napadlo reseni pomoci PWM: DC napeti z prvniho cidla klicovat 
(100% modulovat) pomoci PWM, jejiz strida bude rizena napetim z druheho 
cidla. Pulsy se pak uz jen poradne vyfiltruji (ziska se stredni hodnota) 
a je hotovo... Tohle jde postavit uplne z cehokoliv, transistory 
pocinaje a MCU konce a neni to "vendor locked".

No a ted proc to pisu sem:

mel by nekdo nejaky jiny elegantni napad, nebo muze upozornit na neco, 
co jsem prehledl apod.?

Diky

--
Jirka