STM32 external CLK

[Jan Waclawek]

>Udìlal jsem pokus na F0 Discovery - hardware v rámci ¹etøení pou¾ívá 
>8HMz pøivedených z MCO ST-Linku na OSC_IN. Je úplnì jedno, zda v 
>system.c pou¾iji PLL_SOURCE_HSI, PLL_SOURCE_HSE nebo 
>PLL_SOURCE_HSE_BYPASS. Jádro v¾dy bì¾í na 48MHz.
>Tak¾e ten bit HSE_BYP má mo¾ná vliv na dobu ustálení a zda lze OSC_OUT 
>pou¾ít jako GPIO a snad i na nìco jiného ale pøi PLL_SOURCE_HSE by to 
>mìlo bì¾et a» je tam krystal nebo oscilátor.
>Ruku do ohnì bych za to ale nedal, èerti vìdí co se tam opravdu dìje, 
>proto¾e se nedá moc dobøe rozli¹it jaký oscilátor to jádro vlastnì 
>pou¾ívá. Budete si to muset otestovat.

Toto napadlo aj mna, ale nechcel som to verejne pisat.
Podla datasheetu je medzi OSC_IN a OSC_OUT zosilnovac a 200kOhm
spatnovazobny odpor. Je otazne, ci taketo nieco nezatazi/neovplyvni ten
externy oscilator, pripadne ci v kombinacii s impedanciou privodov to
nevygeneruje nejaku hlupost. Najpravdepodobnejsie asi nie, ale ani ja ruku
do ohna strkat nebudem.

Predpokladam, ze okrem uvedeneho bude mat HSE_BYP vplyv najma na spotrebu
(vypne napajanie zosilnovaca a mozno odpoji aj ten odpor).

Mohli by sa vyjadrit aj insideri, pripadne prihodit niekolko zrniek
mudrosti aj o presnom sposobe fungovania bitov HSERDY a PLLRDY a aj toho
Clock security... :-)

wek