STM32F030

[HUDA volny]

Jestli jsem dobře pochopil část v DUI0662B_cortex_m0p_r0p1_dgug.pdf,
tak se NVIC pending bit opravdu sám nuluje po výstupu z ISR rutiny.

Děkuji za popostrčení.
HUDA


Dne Wed, 21 May 2014 11:19:19 +0200 Jiří Nesvačil <nesvacil na posys.eu>  
napsal(a):

> Tohle bude popsano u NVIC radice rekl bych na arm.com .
> NVIC controller se vetsinou o vse postara. U M3 je zde i seskupeni  
> preruseni a rychle prepinani preruseni, takze je to na nem. U M0 nevim.
> S Pending bit bych manipuloval maximalne
> - po prubuzeni ze spanku, kde umyslne vypnu a znovu bych chtel zapnout  
> IRQ, tak bych vymazal i ten bit... ,
> - pri umelem vyvolani preruseni,
> - pokud bych delal nejaky switch mezi procesy.
> V normalnim behu bych nechal NVIC at se o to postara, abych mu nezrusil  
> frontu IRQ. Nebo bych naopak vycistil flag, kdyz by se mel znovu  
> zanorit.... .
>
> Jirka
>