Tip na sdilneho odbornika na soudobe VLSI (digi CMOS)?

[Pavel KREJCI]

Klast muzete kam je libo :)

Obavam se, ze PDK a DRM se jen tak nepohleda, obvykle to faby nevystavuji,
ale treba se mylim. Jestli jsem dobre pochopil, tak jste z FELu, tak treba
pres univerzitu se to sehnat da.

Udelat to nezavisle na vyrobci zrejme pujde, co se tyce layoutu. Nicmene
modely tranzistoru budou odlisne a pokud - opet jestli dobre chapu - se ma
dany obvod provozovat temer na hrane moznosti technologie, tak se obavam,
ze tento pristup uplne k cili nepovede. I kdyz na druhou stranu, pokud neni
v planu mit na chipu i analogove obvody, treba odchylka nebude az takova...
Osobne, pokud neni tezke ziskat PDK a DRM tak si to zkusit v ruznych
technologiich. Pokud to je slozitejsi, tak sehnat jednu a v te to naladit.

Mimochodem, jak provadite onu RC extrakci parazit? Figuruje tam spravna
vodivost metalizace? Spravna tloustka oxidu (a permitivita) mezi
jednotlivymi vrstvami metalizace? To se taky fab od fabu muze lisit. Obcas
je dobre si dat napajecimu napeti v simulaci nejaky realny vystupni odpor.
Ono pak, kdyz vznikaji proudove spicky pri prepinani a napajeni je tazene
tenkym dratem, to se clovek nestaci divit, co mu simulace nechytila.

Nevim jestli existuji rozsireni SPICE, pouzivame ELDO :) A tech SPICE je
taky nekolik, ktere to slovo maji v nazvu...  Je potreba se podivat do
dokumentace simulatoru, tam by melo byt vse popsane. Funguje to tak, ze se
to pusti mnohokrat a z techto mnoho realizaci se pak vysledne vysledky
statisticky zpracuji. Trva to dlouho, zvlast pokud obvod kmita a je potreba
nasbirat dost period na jeden pruchod. Je potreba k tomu mit sumove modely.
Namatkou trocha teorie.
http://www.silvaco.com/content/kbase/noise_modeling.pdf

PK




Dne 18. ledna 2014 1:29 Marek Peca <marek na duch.cz> napsal(a):

> Dekuji za odpoved!
>
> Mohu pripadne v brzkem budoucnu dale klast dotazy? A myslite, ze spise vam
> soukrome, nebo sem do konfery?
>
>
> On Sat, 18 Jan 2014, Pavel KREJCI wrote:
>
>>
>> No mate design kit fabu, kde se pak integrac upece? Co jsem koukal, tak
>> MOSIS je v podstate dealer pro ostatni.
>>
>
> Ano, MOSIS (v Evrope je neco podobneho CMP, asi i Europractice, coz mam
> ale dojem, ze bylo nejak propojeno s tim CMP -- zatim v tom mam gulas, CMP
> je jediny rozumny s ceniky na webu a srovnatelny cenove s MOSISem, aspon
> dle nedavnych poptavek) je neco jako Pool servis v pcb. Sami zadna tovarna
> nejsou, resi panelizaci vice zakazniku, ponejvice asi skolnich a pokusnych.
>
> Design kit fabu nemam, chci zatim pracovat nezavisle na vyrobci. Dodrzeni
> MOSIS DRCu by to melo umoznit. Aspon nekolik integracu tak jiz bylo
> vyrobeno.
>
>
>  0.3um proces jsem nevidel, jen 0.35u. Mozna, ze nektery z fabu nabizi
>> "shrink" verzi, tolik jsem to nezkoumal. Chce to PDK (process design kit) a
>> DRM (design rule manual) ciloveho fabu. Tam by (teoreticky) mohlo byt i na
>> jakem max kmitoctu to umi jet.
>>
>
> Diky za tip, pohledam.
>
>
>  500MHz na 0.35um se mi zda uz dost rychle. Dale je pak potreba
>> presimulovat pres PVT (process variation, voltage, temperature).
>>
>
> Rozumim, zatim mi jde o to najit nejakou mez a z ni odvodit, zda vubec
> obvod ma co rici publiku a dale se podle toho chovat. Cili aspon pro 1..2
> procesy a jednu teplotu a pak pripadne to perturbovat a nahodit nejakou
> rezervu v opatrnosti. Tyto prakticke kroky k vysledku jsou ale porad hodne
> daleko.
>
>
>  Kdyz to zacne chodit, tak je potreba extrahovat parazity z konkretniho
>> layoutu a preliznout simulace znova.
>>
>
> Simuluji uz s parazity, rozdil oproti bez je opravdu zretelny.
>
>
>  Nevim jaky konkretni sum je potreba simulovat, ale na sumove simulace se
>> v simulatoru eldo pouziva .noisetran. Je potreba zadat sirku pasma sumu a
>> jeste par dalsich parametru.
>>
>
> Aha! Zajimave. Zda se tedy, ze existuji rozsireni SPICE, umoznujici sum
> pri TRAN. Skvele. Jak to potom funguje, pusti se to mnohokrat a dela se
> monte-carlo?
>
> V uvedene strukture citace na sumu moc nezalezi. Dotaz na sum spis byl
> kvuli nasim dalsim 2 napadum, zde drive v FPGA podobe zverejnenym, kde je
> sum v podobe jitteru naprosto zasadnim a vlastne nejdulezitejsim cinitelem
> uzitecnosti obvodu.
>
>
> Dekuji jeste jednou za odpovedi,
> zdravi Marek
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20140118/e7ec6718/attachment.html>