Tip na sdilneho odbornika na soudobe VLSI (digi CMOS)?

[Marek Peca]

Zdravim vas,

prace v FPGA me uz nekolikrat tlacila poohlednout se po moznostech 
plne zakaznickych VLSI obvodu. V spolupraci s kolegou se zrodil napad 
prozkoumat uzitecnost a mezni parametry toho citace, jehoz (znovu)objev 
jsem hlasil zde cca pred rokem a taktez v comp.arch.fpga. (Krome toho mame 
v zaloze dalsi 3 veci, ktere jsme uskutecnili v FPGA a mozna by melo smysl 
je vyhnat k lepsim parametrum ASICem.)

Nakreslil jsem v MOSIS CMOSu a v SPICE odsimuloval zaklad toho citace:
http://rtime.felk.cvut.cz/~pecam1/robotron/pcounter4b_vlsi_pokus250MHz.png

"Nejak" to chodi, cimz jsem se dostal do bodu, kdy bych uz uvital poradu s 
odbornikem, ktery CMOS integracum rozumi. Ted to jede, se zapoctenim RC 
parazitu, na 250MHz, na 500MHz uz to zlobilo, ale mel jsem pocit, ze by to 
rozfazovanim 4 hodinovych dratu snad mohlo jit vyhnat i vys. Priznam se, 
ze ani nevim, zda je na 300nm proces 250MHz uchazejici vysledek, spis mam 
pocit, ze je to dost slabota...

Pak mam jeste v zasobe dalsich par dotazu, napr., o kolik moc jsou ruzne 
knihovny std. bunek lepsi, ci zda je to pri danych velikostech N/P jedno, 
jak na simulaci sumu v .tran SPICE a tak.

Vite o nekom, kdo umi soudobe CMOS VLSI a bylo by jeste fer ho s takovymi 
zacatecnickymi dotazy otravovat?


Mockrat diky,
zdraviM.P.