kviz na piatok

[balu@home]

riaditelne oneskorenie v rozsahu ~10 ns s rozlisenim pod 100ps, 
prepinatelne v ramci jednej periody hodinoveho signalu bez glitchov a 
chybajucich hran je nieco co pouzivame skoro vsade. Mame to vyriesene s 
dvomi xx196 cipmi a par ECL flip flopmi. Je to odladene, funguje to 
vyborne, nie su s tym ziadne problemy.
Zaujimaju ma veci, ktore mozu mat v buducnosti nejaku aplikaciu, pac 
nikdy nevies co sa ti bude kedy hodit. Napriklad ak sa da vyssie 
spomenute strcit do FPGA a bude to stale generovat signaly s nizkym 
fazovym sumom vhodne pre AD prevodniky je to urcite nieco co stoji za 
pochopenie :-)
b.



On Dec/13/2013 21:58, Marek Peca wrote:

>
> Mam to zde rict cesky par slovy, nebo zajem neni az tak vazny?
>