ARM- interrupt/event

[Jan Waclawek]

http://www.efton.sk/STM32/r3rcc.png

Modul RCC (riadenie hodin) je na tej istej zbernici (AHB1) ako GPIO. Tak
som pri defaultnych vsetkych registroch (t.j. SYSCLK/HCLK ide stale z
vnutorneho 16MHz oscilatora HSI) zapol PLL, to vyprodukuje nejakych 96MHz
(na LA to vyprodukuje "travicku") ; no a namiesto zapisovania nul a
jedniciek do PA2 prepisujem register ovladajuci vystup MCO1 tak, ze je tam
bud vystup z 32kHz oscilatora LSE (ktory je vypnuty a vtedy je tam trvalo
nula) alebo vystup z PLL (je tam "travicka").

Kedze vysledok je ekvivalentny tomu s GPIO, prehlasujem GPIO za nevinne a
zvalujem vinu na write buffer medzi CPU a AHB... ;-)
Este kebyze nejako porozumiem, preco kazdy druhy zapis oneskoruje o jeden
cyklus, resp. ci je to pravidlo a od coho zavisi...

wek



----- Original Message ---------------
>Pekne.
>
>Ak by sme vysli z predpokladu, ze jadra su v M1 a M3/4 viacmenej rovnake,
>tak to vylucuje vplyv jadra. Ostava ten write buffer na rozhrani CPU a AHB
>a samotny GPIO.
>
>Skusam skonstruovat test, ktory by to mohol rozlisit.
>
>wek