Novy(?) rychly binarni citac pro pomala FPGA (bez carry, jakoActel) -- prosba o kritiku

[Daniel Valuch]

ano, to je jasne, ale ako som vravel ten najnizsi a najrychlejsi bit ma 
spatnu vazbu len sam zo seba. Takze pokial pocita binarne do maxima 
(resp. akykolvek parny pocet stavov) tak tam nie je potrebna ziadna 
sirokorozchodna kombinatoricka logika a vsetko je implementovane v 
jednom slice. Vyssie rady to samozrejme stale potrebuju, ale tam uz nie 
je rychlost az taka kriticka.
No nic, chcelo by to konkretnu prakticku realizaciu aby si clovek 
uvedomil vsetky drobne zakernosti, takto od stola mi zrejme unikaju 
drobne detaily.
b.



On 9/12/2012 09:54, Jan Waclawek wrote:

> Nejde o flipflopy, ale o tu spatnu vazbu.
>
> Ta spatna vazba k najpomalejsiemu bitu (MSB) ide od vsetkych predchadzajucich bitov, t.j. aj od toho najrychlejsieho; no a ten logicky clen s N vstupmi musi mat vystup platny v priebehu jedneho hodinoveho cyklu.
>
> To nie je ziadny problem v normalnom CMOSe, ale v FPGA kde nie je k dispozicii siroka kombinatoricka logika (aka fast carry) sa to musi riesit kaskadou jednoduchsich hradiel, no a tam je ten zadrhel.
>
>
> wek
>
>