Novy(?) rychly binarni citac pro pomala FPGA (bez carry, jakoActel) -- prosba o kritiku

[Jan Waclawek]

>vidis ako cloveka zdegraduje navrh logiky vo vhdl, 

To je velmi podobne tomu, ako programatora jednocipov zdegraduje programovanie v C.

>V kazdom pripade aby sme pokracovali v diskusii, lebo je zaujimava. ak 
>sa bavime o binarnom citaci s plnym cyklom tak prvy stupen (D flip flop) 
>ma spatnu vazbu priamo sam zo seba, druhy myslim len z prveho a zase 
>sameho seba.
>Toto su zaroven presne tie flipflopy ktore musia bezat na najvyssej 
>frekvencii. Ma zmysel tam vymyslat specialne struktury, ktore sa 
>uplatnia aj tak az na stupnoch s nizsou frekvenciou?

Nejde o flipflopy, ale o tu spatnu vazbu.

Ta spatna vazba k najpomalejsiemu bitu (MSB) ide od vsetkych predchadzajucich bitov, t.j. aj od toho najrychlejsieho; no a ten logicky clen s N vstupmi musi mat vystup platny v priebehu jedneho hodinoveho cyklu.

To nie je ziadny problem v normalnom CMOSe, ale v FPGA kde nie je k dispozicii siroka kombinatoricka logika (aka fast carry) sa to musi riesit kaskadou jednoduchsich hradiel, no a tam je ten zadrhel.


wek