Re: realizace funkce konkrétními hradly

Marek Peca marek na duch.cz
Pondělí Říjen 15 09:28:54 CEST 2012


> Je zaujimave, ze dnes sa clovek coraz castejsie stretne s pripadom "mam 
> urcity druh hradiel/logiky, a potrebujem sa nejako do nich vtesnat s 
> mojou funkciou."
>
> Jeden z prikladov je spomenuta AND/OR matica, co je podstatou (C)PLD; 
> iny priklad je prave tuto panom kolegom Pecom nedavno vynajdeny citac, 
> ktory je napasovany na "zakladne kamene" urciteho druhu FPGA.
>
> Na druhej strane, za starych dobrych casov sa tieto funkcie realizovali 
> minimalisticky, vychadzajuc z dokladnej znalosti pouzitych prvkov. 
> Napriklad: (..)

Velmi dobra poznamka. Pokud jde o navrh ASIC, byl by tento pristup -- 
globalni optimalizace na analogove urovni -- uplne nejlepsi. Lec, jak 
vime, syntetizacni SW nezvlada ani radove jednodussi ulohy dobre (napr. 
asynchronni navrh, ted se budu opravdu rad plest, pokud mi date 
protipriklad z praxe a ne jen akademicke sfery). Zbyva mozek a nevim 
nevim, kolikrat dnes predbehne ve vyslednem vykonu ziva neuronova sit 
pocitacove optimalizatory. A zda je to tim, ze dobrejch mozku je malo, 
nebo nemaji cas, nebo tim, ze i ty nuzne SW to nakonec zvladaji celkem 
dobre, to nevim.

Pokud jde o navrh FPGA (popr. rozhozeni do broucku typu 74xx), pak je 
zminena otazka velmi uzce spjata s problemem volby granularity. Zde praxe 
vyzkousela vsechna reseni od diskretnich tranzistoru po CPLD. Zjevne je, 
ze nize granulovane prvky trpi prebujenim propoju, vyse granulovane zase 
neuplnym vyuzitim (kanon na vrabce). Zda se, ze pres cily vyzkum neni 
uplne jednoznacne urcitelne, jaka uroven hrubosti je pro soudobe ulohy 
optimalni.

Nicmene to neni vsechno, na poslednim FPGAworldu byl pan Synplify a rikal, 
ze uz dosavani suboptimalni O(n^2) resice nestihaji, ze zavod "vykon 
necehojakoPC" a "mohutnost FPGA" vede silne v neprospech pocitace a ze 
musime nejak prehodnotit nase predstavy o navrhu FPGA, ze ty SW budou asi 
jeste neschopnejsi.

Zajimave. Napada me, ze by mozna bylo na case, aby nekdo implementoval 
syntetizator logiky v FPGA, aby ten zavod byl trochu vyrovnanejsi ;-)


ZdraviM.P.


Další informace o konferenci Hw-list