Jak zacit s FPGA

[Ondrej]

Pár tutoriálů se na webu nachází (i když většinou pro Verilog), ale 
lepší je podívat se do nějaké knihy (povětšinou anglické). České knihy 
od BENu mají vzestupnou tendenci (tj. ta poslední je nejlepší). Ono toho 
ale zas tak moc není - ze sekvenčních obvodů stačí multiplex, 
demultiplex a logické operace a z kombinačních paměťový prvek (Déčko), 
čítač a stavový automat. Vyzbrojen těmito základními strukturami lze 
poskládat prakticky cokoliv. Pak je ještě dobré zapomenout na zapojení 
se 74xx a všechno navrhovat přísně synchronní (tj. spouští se pouze a 
jednině na hranu hodin).

Vzorové zapojení FPGA lze úspěšně obšlehnout ze zapojení vývojového kitu 
nebo AppNote.

Odhadnout co dokáže x hradel je dost obtížné, ale pro design, který 
popisujete to není nijak důležité - ten by obsadil cca. 1% obvodu. Od 
oka lze i do těch nejmenších FPGA nacpat procesor s ethernetem.

Na opencores bych si dal pozor - spousta věcí sice funguje, ale spousta 
také ne a mnohdy je nutné design modifikovat tak, aby byl použitelný pro 
daný účel.

Xilinx pár rozhraní nabízí zdarma, ale jednině jako součást procesoru 
Microblaze a na to musíte mít koupené EDK.

Ondřej

Dne 29.6.2012 13:22, Posel Liptakov napsal(a):
> Dobry den,
> v jednom projektu budu nejspise muset pouzit FPGA, snazim se do 
> problematiky trochu proniknout, ale popravde v tom plavu jak lodni 
> delo bez lode.
> Kdysi jsem dostal darem vyvojovou desku Spartan 3A od AVNET 
> http://www.files.em.avnet.com/files/177/xlx_s3a_evl_ug_rev2_112008.pdf 
> vytahl jsme ji ze skrine, oprasil a nainstaloval webpack ISE 14.1, 
> objednal jsem  JTAG programator a v mezi case si trochu hraji s "ISE".
> Nyni jsme ve stavu kdy dokazu v VHDL napast hradlo nebo z templates 
> prepsat citac, Prelozim a s trochou usili a stesti se mi podari 
> vysledek odsimulovat v PC.
> Dale ovsem tak trochu tapu a nevim  jak dal?
>
> - chybi mi nejaky komplexnejsi tutorial v kterm by se slo od meho 
> hradla k nejakemu komplexnejsimu projektu
> - chybi mi vzorovy navrh hw z ktereho bych videl minimalisticke 
> doporucene zapojeni Smartan 3A, idelane j SPI FLash a i bez Flash a s 
> nahravanim dat z MCU
> - chybi mi nejaky dotazenejsi kurz VHDL, zatim jsme zvlasne v cestine 
> nasel jen pokusy ,ktere skoncili drive nez zacaly
> - chybi mi predstava co jeste jde narvat do Sparran 3A 50k nebo 200k, 
> neumim si pod poctem hradel v obvodu predstavit nic konkretnejsiho, 
> tedy me predstavy konci u desitek hradel :-)
>
> To ceho bych rad v tomto konkretnim pripade dosahl je zhruba. Zakladni 
> blok, dva 32bit citace pospojavane nejakou logikou, jedna 
> programovatelna delicka hodin 1,2,4,8, takovych bloku potrebuji 8. 
> Plus nejake seriove nebo 8bit paralelni rozhrani pres ktere budu moci 
> nastavovat delicky a cit respektive nastavovat citace.
> V pripade rozhrani vubec nemam predstavu jak na to.
> Cekal jsem, ze soucasti ISE bude knihovna "hotovych" rozhrany, jako 
> I2C, SPI, CAN atd. ale nic jsem nenasel, respektive nasel jsem IP (k 
> memu velkemu prekvapeni to neni protokol , ale Intellectual Property 
> <http://www.xilinx.com/products/intellectual-property/>) kde nejspise 
> lze takoce veci koupit.
>
> Zkratka uvitam kazde doporuceni a odkaz jak zacit
>
> Martin
>
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list


------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20120630/3cde9bcc/attachment.htm>