Citac s lepsi nez zemedelskou ns

Marek Peca marek na duch.cz
Pondělí Srpen 6 17:52:11 CEST 2012


> SR620, servisni manuial pravda nemam. Hledam jsme ho neuspesne na 
> internetu,

Hledejte v archivu Time-nuts. Ale proc servisni?? Ja rikam, at si sosnete 
uzivatelsky a prozradite mi to, kam moje fantazie nesaha, a sice ktere 
"neopakovane" deje s TDC na bazi nabijeni kondiku nezmerite. To me fakt 
zajima.

> Puvodne jsem uvazoval jen o citaci citajicim jen cele tiky zakladnich hodin
> 200MHz. To se ukazalo jako pomerne trivialni. Nevim zda to mohu nazvat
> programovanim, ale napsal jsem si entity pro GATE AND, nejake FF, 32bit
> citac, delicku pro rizeni Gate a tyto entity pak graficky pospojoval. 

A meri to dle ocekavani? Vic nez 200MHz hodiny jste z toho nevytah?

> Na domerovani me napadlo to co jsem popsal. Mozna to je hloupost. Chtelo by
> to zkratka zkusit a promerit oba oscialtory jednak jak se budou lisit a jak
> jak stabilni tento rozdil bude.
>
> Bohuzel na to nemam vybaveni, tedy chybi mi neco jako SR620 :-) , nemam ani
> napad jak neco smysluplne zmerit s beznejsim vybavenim.

Zapojte si ty oscilatory a prijdte si to zmerit k nam na SR620.

>> Spotreba jakeho zapojeni?
>
> Myslel jsem to vaseho reseni TTD s  6ps. Nebo obecne zpozdovaci linky v 
> FPGA

To nejpresnejsi zapojeni ma v soucasnosti asi 13000x DFF nebo 3-LUT, 
architektura pomaloid Actel PA3E.


Zdar,
MP


P.s> Kdyz uz chcete odpovedi od nas na otazky, ktere pokladame vesmes za 
zhovadile, zkuste aspon sam odpovidat na dotazy, motivovane vasim tematem. 
Napr. mi neni jasne, co se vam nelibi na Rb hodinach doladovanych polem 
C-civky. Cira zvedavost, prilis to necekam, ale treba se neco dozvim ;-)


Další informace o konferenci Hw-list