Mereni spotreby FPGA

[Galloth]

On 07/08/2011 11:13 AM, jar.mez na centrum.cz wrote:
> Nema nahodou Xilinx nejaku aplikaci, ktera u tehle vetsich IC podle designu v chipu presne rekne kolik to zere?
> Skoncil jsem u malych CPLD ktere to neumelo, ale matne si pamatuji , ze pro velke FPGA to existovalo.
>
> J.
Zdravim,

predne diky  vsem za odkazy a odpovedi.

Xilinx ma Power Estimator i jako soucast ISE. Power estimator ale 
pracuje pouze na zaklade odhadu. Jako vstup ma sice vybuildovany design, 
ale nevi nic o tom jak se bude hybat se vstupnimi piny. Mozna se daji 
zadat nejake jejich statistiky (nejsem si jisty, asi ano), ale i pak 
jsou ty odhady zase jen tak presne, jak jsou presne tyto statistiky. 
Zvlaste, pokud by design zacal vyuzivat nejake pokrocile veci jako 
vypinani hodin a podobne...

Ono zrovna co se Xilinx tyce, tak vlastni mereni je vzdy lepsi nez 
nejake jejich udaje ci odhady.

Honza