ako na trojitu redundanciu vo VHDL?
balu@home
daniel.valuch na orange.fr
Neděle Duben 10 19:06:02 CEST 2011
tu je k tomu zaujimave citanie, ked sa pouziju zvlastne vstupy tak sa to
asi nezoptimalizuje... No som zvedavy ako sa mi to prelozi :-)
b.
On Apr/10/2011 6:47 PM, balu na home wrote:
> Zdravim,
> rozmyslam ako nakodovat trojitu redundanciu s hlasovanim vo vhdl tak aby
> mi to syntezator nezoptimalizoval. Totiz ked on zisti ze su v navrhu tri
> presne rovnake bloky tak ich vyhodi :-)
> Dalsia vec co ma napadla pre zvysenie spolahlivosti je pouzit aj tri
> nezavisle vstupy, ktore budu navzajom spojene az vonku dratom. Ono
> zrejme ked bude poskodena vstupna hodnota na ibuf tak vsetky tri logicke
> bloky vyhodnotia rovnako nespravny vysledok :-)
> b.
> _______________________________________________
> HW-list mailing list - sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
Další informace o konferenci Hw-list