ako na trojitu redundanciu vo VHDL?

[balu@home]

Zdravim,
rozmyslam ako nakodovat trojitu redundanciu s hlasovanim vo vhdl tak aby 
mi to syntezator nezoptimalizoval. Totiz ked on zisti ze su v navrhu tri 
presne rovnake bloky tak ich vyhodi :-)
Dalsia vec co ma napadla pre zvysenie spolahlivosti je pouzit aj tri 
nezavisle vstupy, ktore budu navzajom spojene az vonku dratom. Ono 
zrejme ked bude poskodena vstupna hodnota na ibuf tak vsetky tri logicke 
bloky vyhodnotia rovnako nespravny vysledok :-)
b.