[OT] Jako knihu - Verilogu (bylo Visual Studio)

[Ondrej]

Když už jsme u toho - mohl byste doporučit nějakou vhodnou knihu o 
Verilogu? A co to SystemC / SystemVerilog - je to vůbec použitelné pro 
syntézu? Nebo alespoň pro simulaci?

OH

PS: Koho zajímá více programování v Javě/C++/C# tak doporučuji knihu 
"Návrhové vzory", autor Pecinovský. Není to totiž o syntax, ale o tom 
jak skutečně programovat.

Petr Tošovský napsal(a):
>
>
> Asi to sem nepatri, ale ... pustil jsem se i do uceni Verilogu po tom 
> co par let pouzivam VHDL a musim rict, ze je to pro me zklamanim. Pro 
> syntezu to neni az takovy rozdil, ale cekal jsem, ze je to schopnejsi 
> jazyk, kdyz je tak rozsireny. Strucnost Verilogu kombinovana s 
> moznostmi VHDL by byl zajimavy pracovni nastroj. Ale pracovat jde v 
> cemkoliv.
> Casem zkusim dalsi ze zaklinadel jako SystemC a SystemVerilog (jen tak 
> pro prehled), snad to bude lepsi.
>
> Tosa
>
>

-- 
Jabber: Iguaner@jabber.cz
ICQ: 122712466

---------------------------------------------------
|                                                 |
|       IKORAS - My home-made MP3 player          |
|       http://ikoras.iglu.cz                     |
|                                                 |
---------------------------------------------------