zaujimave citanie - synchronizacia a asynchronne logicke obvody

Neděle Říjen 4 21:01:26 CEST 2009

On Sun, 04 Oct 2009 18:47:41 +0200
Miroslav Mraz <mraz@seznam.cz> wrote:

> To je opravdu zajímavé. Za našich mladých let nás nic takového neučili.

Tie aplikacie neucili ani nas. Na rozdiel od Dana, ktory mal obvodarske zameranie, som sice mal na mikroelektronike nejake zaklady navrhu, ale uprimne povedane sme prilis do hlbky nesli - ono to ani v tom priestore, ktory je na VS k dispozicii moc asi nejde. Takze tie aplikacie to je len nieco na co som pocas tych rokov narazil, a o metodike navrhu vo full-custom IO ani GA/FPGA nemam ani paru. 

> Docela se mi tento přístup líbí, ale mate mě, proč to nemá komerční
> úspěch? To, že je to složitější by asi celkem nevadilo a dovedu si
> představit, že asynchronní procesor bude mít při stejném výkonu o hodně
> menší spotřebu než synchronní - takže by mě zajímalo proč se to
> nepoužívá?

Ono to totiz nie je "o hodne mensi spotreba". Pocitajte povedzme 2x-5x mensiu spotrebu(*) - a toto nikoho na zadok neposadi. Naviac je (donedavna bolo) jednoduchsie si pockat na nasledujucu technologiu s nizsimi prahovymi napatiami MOSFETov, co umoznili nizsie napajacie napatie, co priamo znizuje spotrebu (dnes uz to kvoli prudko narastajucemu leakage tak dost dobre neplati, takze mozno sa pomery trocha zmenia).

Ale zato to ma svoje "niche" aplikacne polohy, napriklad vdaka nepouzivaniu jednotnych hodin je EMI spektrum rozplaznute a nema take ostre piky, alebo trebars neexistuje problem so sklzom (skew) hodin na cipe, co umoznuje extremne velke navrhy. Nic z toho nie je vsak nejake rozhodujuce v masovkach.

To, ze NXP niekde nieco take pouzil je skor zhoda okolnosti. Proste to mali poruke vtedy ked bolo treba navrhnut cip pre nizkospotrebovu aplikaciu. Ale vyvijali to predtym dlhe roky jednoducho do suflika.

wek

(*) K presnym cislam je takmer nemozne sa dopatrat. Nasiel som datasheet toho navrhu Handshake HT80C51, a tam sa pise "0.1nJ per instruction", ale to je take hausnumero bez akehokolvek kontextu, predpokladam ze je to tiez z tej triedy lesklych katalogov. Pre porovnanie napr. SiLabs 'F41x ma spotrebu core pri 2V a 50MHz typ. 9.5 max.12mA, do katalogu volime 10mA, to je 0.4nJ na instrukcny cyklus, kedze je to singleclocker, do leskleho katalogu piseme 0.4nJ na instrukciu aj ked to nie je celkom pravda, lebo by sa museli vykonavat len nopy a nejake presuny, ziadne skoky a tak. Ale do katalogu dobre. A este si treba uvedomit, ze to cislo u SiLabsu zahrna aj citanie instrukcii z FLASH, co tvori tak polovicu toho prudu - a to u toho HT takmer urcite nie je zapocitane, a pritom ta FLASHka zerie presne tolko isto u jedneho aj u druheho. 

> 
> Mrazík
> 
> Jan Waclawek píše v Ne 04. 10. 2009 v 16:36 +0200:
> > Obdivujem Tvoje nadsenie, Dano, ale nehnevaj sa, toto je len nedostatok vzdelania v oblasti navrhu IO. Asynchronne obvody sa robia odkedy je integrovany obvod integrovanym obvodom, a je len otazna miera kolko toho je asynchronneho. Ako uplne zakladny asynchronny (resp. self-clocked) obvod, ktory zrejme kazdy pozna, je prachsprosty klopny obvod typu D, napr. 7474.
> > 
> > Ak chces nejake konkretne odkazy na zlozitejsie asynchronne obvody, tak napriklad AMULET (http://en.wikipedia.org/wiki/AMULET_microprocessor) je asynchronna implementacia ARMu, bohuzial nevyrabana. Zo zlozitosti je dufam jasne, ze toto nevzniklo tak, ze si niekto sadol a vymyslel to, ergo, ta metodika sa vyvija uz roky. Bohuzial sa neujal a nevyraba sa (zrejme v tom bude mat prsty aj ARM ako firma, ktora dnes zije z IP a o "konkurencny" IP nebude mat zaujem).
> > 
> > A, pochopitelne, aj 8051. Kym tych 12 clockov na instrukcny cyklus u "klasickej" 8051 je dokazom, ze je tak synchronna ako sa len da, existuju aj asynchronne implementacie. Jedna je akademicka, skus guglit Lutonium - daju sa najst aj nejake clanky kde sa popisuje metodika navrhu (nie zeby som tomu co je tam popisane bohvieako rozumel). Druha o ktorej viem je komercna, je to vyvinute Philipsom (http://www.handshakesolutions.com , je to spinoff z Philipsu), kedysi tam mali ovela zaujimavejsiu prezentaciu klasickej '51 aj s nejakymi termoviznymi snimkami co ukazovali rovnomernost spotreby na celom cipe, a prezentovali ju ako nizkoprikonovu '51 pri tom istom vypoctovom vykone ako klasika - ono nie vzdy ide o rychlost ci velkos ;-). Ale uz to tam nie je (mozno skus archive.org) a je tam len zmienka o tom ze ju vyvinuli do verzie MX (to je Philipsovske rozsirenie '51 pre velke pamatove priestory, jedinym verejne predavanym ne-asynchronnym predstavitelom je P89C669), a pouzivaju ho do bezkontaktnych smartcard. Tam sa ten nizky prikon naplno uplatnuje, kedze je tam malo stavy - len to co prelezie cez tu slabu elmag vazbu na "zakladnu" (Pri tejto prilezitosti si povzdychnem, ze tie najpokrocilejsie jednocipy s RF interface, nizkym prikonom, hardwarovou akceleraciou pre vselico a s mimoriadne vyvinutou bezpecnostou proti crackovania a za par supov si nechavaju pre seba pre taketo masove aplikacie, a nam plebsu z toho nepodhodia vobec, ale vobec nic :-((( ).
> > 
> > Len tak pre ilustraciu, tento jediny vyrobok jedineho vyrobcu '51 sa podla reklamy na tej stranke predal v mnozstve 1e8 (informacia zhruba spred roka, odvtedy to urcite pokrocilo, bezkontaktne pasy su frcak, aj sprosti Slovaci si ich uz masovo kupuju :-( ), kam sa na toto hrabu picka a avrka... :-)))
> > 
> > Ale ta stranka tej firmy Handshake je zaujimava aj tym, ze ponukaju metodiku, vyvojove prostriedky a jazyk. Mno, nie zadarmo a znova nie plebsu...
> > 
> > No a mimochodom 15ps/hradlo je mimoriadne optimisticka hodnota zavanajuca farebnymi prospektami na kriedovom papieri - mozno tak dvojvstupovy NAND s jednotkovou zatazou... ;-)
> > 
> > wek
> >  
> > 
> > 
> > On Sun, 04 Oct 2009 12:05:34 +0200
> > "balu@home" <daniel.valuch@orange.fr> wrote:
> > 
> > > minuly tyzden sme mali velmi zaujimavy seminar o synchronizacii 
> > > logickych obvodov. Prednasajuci okrem ineho aj uci a vela materialov ma 
> > > na svojich strankach http://webee.technion.ac.il/courses/048878/index.html
> > > plus tam maju knihu o navrhu asynchronnych obvodov
> > > http://webee.technion.ac.il/courses/048878/book.pdf
> > > Ak som to pochopil spravne tak moderne vysoko rychlostne obvody sa 
> > > nenavrhuju ako kompletne synchronne lebo je to pomale ale ako 
> > > asynchronne kde si casovanie vytvaraju sami z toku spracovavanych dat. 
> > > Takze informacia pretecie logikou maximalnou rychlostou aku umoznuje 
> > > cip, co je pri priemernej dlzke oneskorenia jedneho hradla v rade 15ps 
> > > celkom slusne :-))
> > > b.
> > _______________________________________________
> > HW-list mailing list  -  sponsored by www.HW.cz
> > Hw-list@list.hw.cz
> > http://list.hw.cz/mailman/listinfo/hw-list
> 
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list