zaujimave citanie - synchronizacia a asynchronne logicke obvody

Jan Waclawek konfera@efton.sk
Neděle Říjen 4 16:36:25 CEST 2009


Obdivujem Tvoje nadsenie, Dano, ale nehnevaj sa, toto je len nedostatok vzdelania v oblasti navrhu IO. Asynchronne obvody sa robia odkedy je integrovany obvod integrovanym obvodom, a je len otazna miera kolko toho je asynchronneho. Ako uplne zakladny asynchronny (resp. self-clocked) obvod, ktory zrejme kazdy pozna, je prachsprosty klopny obvod typu D, napr. 7474.

Ak chces nejake konkretne odkazy na zlozitejsie asynchronne obvody, tak napriklad AMULET (http://en.wikipedia.org/wiki/AMULET_microprocessor) je asynchronna implementacia ARMu, bohuzial nevyrabana. Zo zlozitosti je dufam jasne, ze toto nevzniklo tak, ze si niekto sadol a vymyslel to, ergo, ta metodika sa vyvija uz roky. Bohuzial sa neujal a nevyraba sa (zrejme v tom bude mat prsty aj ARM ako firma, ktora dnes zije z IP a o "konkurencny" IP nebude mat zaujem).

A, pochopitelne, aj 8051. Kym tych 12 clockov na instrukcny cyklus u "klasickej" 8051 je dokazom, ze je tak synchronna ako sa len da, existuju aj asynchronne implementacie. Jedna je akademicka, skus guglit Lutonium - daju sa najst aj nejake clanky kde sa popisuje metodika navrhu (nie zeby som tomu co je tam popisane bohvieako rozumel). Druha o ktorej viem je komercna, je to vyvinute Philipsom (http://www.handshakesolutions.com , je to spinoff z Philipsu), kedysi tam mali ovela zaujimavejsiu prezentaciu klasickej '51 aj s nejakymi termoviznymi snimkami co ukazovali rovnomernost spotreby na celom cipe, a prezentovali ju ako nizkoprikonovu '51 pri tom istom vypoctovom vykone ako klasika - ono nie vzdy ide o rychlost ci velkos ;-). Ale uz to tam nie je (mozno skus archive.org) a je tam len zmienka o tom ze ju vyvinuli do verzie MX (to je Philipsovske rozsirenie '51 pre velke pamatove priestory, jedinym verejne predavanym ne-asynchronnym predstavitelom je P89C669), a pouzivaju ho do bezkontaktnych smartcard. Tam sa ten nizky prikon naplno uplatnuje, kedze je tam malo stavy - len to co prelezie cez tu slabu elmag vazbu na "zakladnu" (Pri tejto prilezitosti si povzdychnem, ze tie najpokrocilejsie jednocipy s RF interface, nizkym prikonom, hardwarovou akceleraciou pre vselico a s mimoriadne vyvinutou bezpecnostou proti crackovania a za par supov si nechavaju pre seba pre taketo masove aplikacie, a nam plebsu z toho nepodhodia vobec, ale vobec nic :-((( ).

Len tak pre ilustraciu, tento jediny vyrobok jedineho vyrobcu '51 sa podla reklamy na tej stranke predal v mnozstve 1e8 (informacia zhruba spred roka, odvtedy to urcite pokrocilo, bezkontaktne pasy su frcak, aj sprosti Slovaci si ich uz masovo kupuju :-( ), kam sa na toto hrabu picka a avrka... :-)))

Ale ta stranka tej firmy Handshake je zaujimava aj tym, ze ponukaju metodiku, vyvojove prostriedky a jazyk. Mno, nie zadarmo a znova nie plebsu...

No a mimochodom 15ps/hradlo je mimoriadne optimisticka hodnota zavanajuca farebnymi prospektami na kriedovom papieri - mozno tak dvojvstupovy NAND s jednotkovou zatazou... ;-)

wek
 


On Sun, 04 Oct 2009 12:05:34 +0200
"balu@home" <daniel.valuch@orange.fr> wrote:

> minuly tyzden sme mali velmi zaujimavy seminar o synchronizacii 
> logickych obvodov. Prednasajuci okrem ineho aj uci a vela materialov ma 
> na svojich strankach http://webee.technion.ac.il/courses/048878/index.html
> plus tam maju knihu o navrhu asynchronnych obvodov
> http://webee.technion.ac.il/courses/048878/book.pdf
> Ak som to pochopil spravne tak moderne vysoko rychlostne obvody sa 
> nenavrhuju ako kompletne synchronne lebo je to pomale ale ako 
> asynchronne kde si casovanie vytvaraju sami z toku spracovavanych dat. 
> Takze informacia pretecie logikou maximalnou rychlostou aku umoznuje 
> cip, co je pri priemernej dlzke oneskorenia jedneho hradla v rade 15ps 
> celkom slusne :-))
> b.



Další informace o konferenci Hw-list