zaujimave citanie - synchronizacia a asynchronne logicke obvody

[balu@home]

minuly tyzden sme mali velmi zaujimavy seminar o synchronizacii 
logickych obvodov. Prednasajuci okrem ineho aj uci a vela materialov ma 
na svojich strankach http://webee.technion.ac.il/courses/048878/index.html
plus tam maju knihu o navrhu asynchronnych obvodov
http://webee.technion.ac.il/courses/048878/book.pdf
Ak som to pochopil spravne tak moderne vysoko rychlostne obvody sa 
nenavrhuju ako kompletne synchronne lebo je to pomale ale ako 
asynchronne kde si casovanie vytvaraju sami z toku spracovavanych dat. 
Takze informacia pretecie logikou maximalnou rychlostou aku umoznuje 
cip, co je pri priemernej dlzke oneskorenia jedneho hradla v rade 15ps 
celkom slusne :-))
b.