VHDL - signaly v processu?

[Petr Tošovský]

Asi by bylo lepsi uvest co chcete vytvorit, protoze takovouhle hruzu 
prepisovat ani snad nema cenu. Obecne plati to ze se signaly pripravuji 
o cykl hodin predem, pokud to nelze, tak se pouzivaji asynchronni 
vstupy. Nejvic pomaha a predevsim u takto jednoduchych veci si pro 
zacatek nakreslit schema jak bych to realizoval obvodove. Pokud zjistim, 
ze na to potrebuji nejaky specialni trik tak to nelze implementovat. 
Pokud pouzivate predchozi stav nejakeho signalu, tak to nelze bez toho 
abyste si ten stav nekde ulozil, do registru. Registr je potreba ridit 
hodinovym signalem. Mam takovy pocit, ze vam nekdo rekl ze z FPGA a VHDL 
se da vyzdimat uplne cokoliv, ale to neda.

Tosa



j.Krajinka@seznam.cz wrote:
> To je samozrejme mozne. 
> Jak tedy resit nasledujici, nejde o logiku, a zda to vubec nejakou ma, ted jsem si tu vycucal z prstu , jde o pouziti pomocne promenne, signalu ci neceho uvnitr procesu, tak abych si to pak mohl odsimulovat a pripadne v tom najit chybu.
> Pouzit signal nejde, protoze tomu se hodnota priradi az nakonci procesu, uvnitr procesu hodnotu nema a nelze ji pouzit v podmince ci logicne operaci. Promenou pouzit jde , ale zase ji nejde dat do simulatoru.
>
> signal c_en : std_logic; -- pomocny signal
>
> process (Clk, Zc)
> begin
> if (Zc = '1') then
> c_en := '0';
> then
> c_en := not(c_en);
> end if;
> c_out <= Clk and c_en;
> end process ;
>
> Jirka
>
>
>   
>> Promenna nejde zobrazit asi proto ze je to programatorska pomucka, ktera 
>>     
> se nesyntetizuje a simulace se provadi na navrhu, ktery prosel syntezou.
> Nejak si nemuzu vzpomenout jestli jsem nekdy chtel zobrazit v simulaci 
> promennou a jak to dopadlo, ale jak rikam nedivil bych se, kdyby to neslo.
>
> Tosa
>
>
> j.Krajinka@seznam.cz wrote:
>   
>> Jde nejak zabranit sekvencnimu prirazeni signalu v processu?
>> Repektive rekneme, ze uvnitr procesu potrebuji pomocny signal, ktery se uvnitr procesu muze podle podminek menit a nakonec se ma priradit. Pouzit klasicky signal nelze, protoze ten se sekvencne priradi az nakonci procesu, tudiz se priradi pouze posledni hodnota a nelze ji treba negovat. 
>> Asi by slo pouzit promenne a sekvencni prirazeni :=, ale promene se mi pro zmenu nedari priradit do okna simulaci s Isim.
>>
>> Jak se spravne postupuje?
>>
>> Dekuji
>> Jirka
>>     
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
>