CPLD, FPGA vubec nic o tom nevim

Miroslav Šinko sinkomiro@gmail.com
Středa Březen 11 17:10:52 CET 2009


2009/3/11 Jan Waclawek <konfera@efton.sk>:
> Z principu menej ako 32 klopakov na 32-bitovy citac nestaci, a u CPLD su klopaky len v makrocelach, ktorych je malo.
> Da sa sice teoreticky spravit aj klopak z kombinacnej logiky, t.j. z AND/OR matice, ale je to uz take take tahanie z vlasy, je to skor RS klopak z ktorych sa citac spravit neda, a netusim, ci sa taky klopak da dokrcit az na D ci T.

Vsetko sa da, len treba spocitat spotrebu prostredkov, ci to vobec nieco usetri.

http://hyperphysics.phy-astr.gsu.edu/Hbase/Electronic/dflipflop.html

miro



Další informace o konferenci Hw-list