Vycitani designu s FPGA

[dejfson]

jestli pouzivate alteru, tak se zajimejte o signal tap analyser
jestli pouzivate xilinx hledejte chipscope

tedy pokud Vas zajimaji hodnoty registru apod



Dne 11. březen 2009 10:43 Jan Smrz <jan.smrz@honeywell.com> napsal(a):
>   Bohuzel, pres JTAG lze zpetne precist jen konfiguraci, nikoliv
> pozadovane obsahy registru apod. K tomu ucelu se tam vetsinou vklada
> dalsi logika prave pro tyto testovaci ucely. Xilinx nabizi tez nastroj
> pro takove ladeni pojmenovany ChipScope, neni vsak zadarmo :-(
>
>   Pro ladeni FPGA doporucuji spise dukladnou simulaci.
>
>   J