Spartan 3 + 3stavove sbernice

[Milan]

Spartan pokial viem nema vnutorne 3st. zbernice. Naposledy to mala rodina 
52xx tusim a nebolo to bohvie co.
Dovod: nespravnym navrhom ste obvod pretazoval vnutorne (2 vystupy s opacnou 
urovnou).
Spartan to riesi tak ze 3st. zbernice pretransformuje na logiku a vypise 
varovanie tusim.
Takze ak pisete vo VHDL, pokojne sa da pouzivat stav "Z" priklad:

  DAT_OUT <= data  when (CE='1')and(ADR=X"E") else "ZZZZZZZZ";

Na vonok je nutne pouzit 1 3st buffer:

component OBUFT_PCI33_5
 port(
  I:in std_logic;
  T:in std_logic;
  O:out std_logic
  );

a signalom T riadit jeho 3st.vystup pre celu vnutornu zbernicu ktora sa 
kompletne pretransformuje na logiku.
Este raz podotknem ze nepozna vnutorne 3.stav.

Milan
----- Original Message ----- 
From: "Va_Sm" <spiritusII@seznam.cz>
To: "konference" <hw-list@list.hw.cz>
Sent: Thursday, June 11, 2009 11:36 PM
Subject: Spartan 3 + 3stavove sbernice


Zdravim,
dokazal by mi nekdo poradit jak u tohoto FPGA zaridit 3 stavovou
sbernici? Jde to? Umim nakonfigurovat pin hr. pole jakou obousmerny a z
nej cist a v jiny okamzik na stejny pin zapsat. V tom problem neni.
Nevim ale jak vyresit problem, kdy budu chtit na vystupni linku k tomuto
pinu pripojit vice dalsich vystupu. Vetsina mych pokusu konci varovanim
ve smyslu: "vice vystupu spojeno do jednoho uzlu, bude pouzito OR
propojeni", to take skutecne nastane. To ovsem nepotrebuji. Hledam neco
jako 3 stavovy bufer pro sbernici, ale zatim bez uspesne. Nebo je sand
jedinym resenim vhodna struktura multiplexoru?

Dekuji za odpoved
V. Smidl
_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list@list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list